【課題】 ファジィ化に用いられるメンバーシップ関数を変更した場合、それに伴い、ファジィ推論を実行する回路の設計を変更する必要が生じることがある。
【解決手段】 ファジィ化回路１０ａは、Ａ＝Ａ_１（第１の入力値）のときｐ_１（第１の入力変換値）を出力し、Ａ＝Ａ_２（第２の入力値）のときｐ_２（第２の入力変換値）を出力し、Ａ＝Ａ_３（第３の入力値）のときｐ_３（第３の入力変換値）を出力する。また、ファジィ化回路１０ａの出力は、入力変数ＡがＡ_１からＡ_２まで変化するときにｐ_１からｐ_２まで線形的に変化し、入力変数ＡがＡ_２からＡ_３まで変化するときにｐ_２からｐ_３まで線形的に変化する。これらの変換値ｐ_１，ｐ_２，ｐ_３は、それぞれファジィ集合ＳＡ１，ＳＡ２，ＳＡ３に割り当てられた値であり、任意に設定することができる。 （もっと読む）

【課題】 高速処理が可能な補間回路および関数回路を提供する
【解決手段】 補間回路１は、基本回路１０ａ，１０ｂ、重合わせ回路２０、入力端子３０、および出力端子４０を備えている。基本回路１０ａの出力は、入力変数ｘがｘ_１（第１の入力値）からｘ_２（第２の入力値）まで変化するとき、ｇ（ｘ_１）（第１の出力値）からｇ_０ｘ（基準値）まで線形的に変化する。一方、基本回路１０ｂの出力は、入力変数ｘがｘ_１からｘ_２まで変化するとき、ｇ_０ｘからｇ（ｘ_２）（第２の出力値）まで線形的に変化する。重合わせ回路２０は、基本回路１０ａ，１０ｂからの出力を入力し、これらの重ね合わせを出力する。 （もっと読む）

【課題】 精度の高い中間値回路を提供する。
【解決手段】 中間値回路１は、第１の入力端子１０ａ、第２の入力端子１０ｂおよび第３の入力端子１０ｃ、処理回路部２０、ならびに出力端子３０を備えている。処理回路部２０は、入力端子１０ａ，１０ｂ，１０ｃから出力端子３０に至る経路中に設けられた演算増幅器２２ａ，２２ｂ，２２ｃ，２４を含んで構成されており、入力端子１０ａ，１０ｂ，１０ｃからそれぞれ入力された入力電圧Ｖ_ｘ，Ｖ_ｙ，Ｖ_ｚを処理し、これらの入力電圧の中で中間値に相当する電圧を生成する。 （もっと読む）

ファジィ機能の実現は、ＡＤ変換器、ＤＡ変換器、マイクロプロセッサのソフトウエアの協同でなされ、ソフトハード両面の開発を要する。ソフトウエアを介するため、動作速度も制限される。所望のファジィ機能をしきい値付きの増幅器で実現する。左側の６個のトランジスタＭ１１−１６は、インバータとして利用される総和増幅器の本体に対応し、右側の１０個のトランジスタＭ１−１０は、総和増幅器の本体に相当する（図８）。 （もっと読む）