【課題】デュアルインライン型のＩＣの電気特性を測定するときに使用するＩＣ測定用ソケットにおいて、大きさの異なるＩＣ１０ａ，１０ｂ，１０ｃでも一つのソケット本体１で共用でき、信頼性の高い測定を行なう。
【解決手段】ＩＣ１０ａ，１０ｂ，１０ｃのリード９ａ，９ｂ，９ｃが接触し得るようにリードの位置にまたがった長さのコンタクト部２ｂをもつコンタクトピン２を一つのソケット本体１に配置し、コンタクト部２ｂへのそれぞれのリード９ａ，９ｂ，９ｃの接触圧を一定に調節するために突起部１２ａ，１２ｂ，１２ｃの当接面１１ａ，１１ｂ，１１ｃとの段差Ｈを調節している。 （もっと読む）

【目的】縦型ＭＯＳトランジスタのＢＶ_DSS ，Ｌ負荷耐量を確保しつつオン抵抗を小さくすること。
【構成】Ｐ⁺ 型領域４Ｂ（バックゲート）の底面をＰ型領域５Ｂより浅くしてかつＮ型ドレイン領域と接触させる。４Ｂの底面が５Ｂより突き出すことによるベース・ドレイン間リーチスルー電圧の低下を防ぐ。 （もっと読む）

【目的】 半導体ウェーハ表面に回転塗布により形成する膜の半導体ウェーハ間の膜厚差を小さくする。
【構成】 回転塗布部２で膜形成された半導体ウェーハの膜厚を膜厚測定部３で行い、その測定結果を制御部５にフィードバックする。制御部５では測定値と基準膜厚との膜厚差を計算し、その値から次に膜形成する半導体ウェーハの塗布回転速度を決定して回転塗布部２に送出する。これらの処理を常時行い各半導体ウェーハの膜形成時の塗布回転速度を制御する。 （もっと読む）

【目的】比較的簡単にＬＤＤ構造で高信頼性のＭＯＳトランジスタを提供する。
【構成】ゲート絶縁膜３の上に多結晶シリコン層４とその上に高融点金属ケイ化物層５を順次形成して二層構造のゲート電極を構成する。このゲート電極において高融点金属ケイ化物層５のゲート寸法が多結晶シリコン層４の寸法よりもチャネル方向に長いひさし構造となっている。このひさし構造を利用して不純物濃度の比較的薄いＮ型ドレイン領域７及びソース領域６と、不純物濃度の比較的濃いＮ型ドレイン領域９及びソース領域８を形成することによりＬＤＤ構造のＭＯＳトランジスタが得られる。
【効果】上記構成とすることにより比較的簡単にＬＤＤ構造で高信頼性のＭＯＳトランジスタが得られる。 （もっと読む）