パターン電極素子をコンタクトさせる方法は、多孔状基板を作成するステップと、導電性材料をデポジットして多孔状基板の前面に少なくとも一つの電極を形成するステップと、該基板の背面に少なくとも一つの導電性背面コンタクトトレースをデポジットするステップと、を含む。導電性材料の一部分は基板に浸透する。素子は基板の前面に電極を含んで形成され、該電極は該基板を通して該背面コンタクトトレースまで該導電性材料を含む導電チャネルで電気的に結合される。
（もっと読む）

動的に構成可能な論理ゲートは、第１の閾値基準信号を供給するように構成されたコントローラ（１１０）と、前記第１の閾値基準信号と少なくとも一つの入力信号とを合算することにより加算信号を生成するように構成された加算器（１１５）と、前記加算信号に非線形関数を適用するように構成されたカオス更新装置（１０５）と、第２の閾値基準信号と前記カオス更新装置（１０５）により処理された前記加算信号との差を求めることにより出力信号を決定するように構成された減算器（１２０）とを含む。論理ゲートは、前記複数の閾値基準信号の少なくとも一つを変更することに応答的な、複数の異なる論理ゲートの一つとして動作する。
（もっと読む）

基板および基板上に配置されている第１のバッファ膜を含む超電導体物品。第１のバッファ膜は、（ｉ）第１のバッファ膜の面内を延びる第２の方向に有意のテクスチャを有さない第１のバッファ膜の面外を延びる第１の結晶方向のテクスチャ、または（ｉｉ）第１のバッファ膜の面外を延びる第２の方向に有意のテクスチャを有さない第１のバッファ膜の面内を延びる第１の結晶方向のテクスチャを特徴とする単軸結晶テクスチャを有する。２軸方向の結晶テクスチャを有する第２のバッファ膜は、前記第１のバッファ膜上に配置されている。超電導体層は、前記第２のバッファ膜上に配置することができる。前記第２のバッファ膜を堆積するために、イオン・ビーム・アシスト蒸着（ＩＢＡＤ）を使用することができる。
（もっと読む）