【課題】「局所優先方向」配線モデルを使用してネットをルーティングするための機器を提供する。
【解決手段】本発明の一部の実施形態は、１つ又はそれよりも多くのＥＤＡツール（プレーシング、ルーティングなどのような）と共に使用される「局所優先方向（ＬＰＤ）」配線モデルを提供する。ＬＰＤ配線モデルは、少なくとも１つの配線層が、各々が特定の配線層とは異なる優先方向を有する一組の領域を有することを可能にするものである。更に、各領域は、その組における少なくとも１つの他の領域の局所優先方向とは異なる局所優先方向を有する。更に、少なくとも２つの領域は、２つの異なる多角形形状を有し、その組における領域は、その組における別の領域を取り囲むことはない。 （もっと読む）

ダブルエッジトリガ回路は、クロック信号及びイネーブル信号に応答してゲーテッドクロック信号を出力するクロックゲータと、ゲーテッドクロック信号に応答してデータ信号を送り出す第１のダブルエッジトリガフリップフロップと、クロック信号に応答してデータ信号を捕捉する第２のダブルエッジトリガフリップフロップとを含み、クロックゲータは、イネーブル信号が第１の論理状態のときに第１の論理値にてゲーテッドクロック信号を停止し、イネーブル信号が第２の論理状態のときに次のクロックエッジにてゲーテッドクロック信号を第１の論理値からスイッチングする。 （もっと読む）

【課題】電子回路デザインのさまざまな段階中にコンパクトな製造モデルを実行するための方法、システムおよびコンピュータプログラム製品を開示する。
【解決手段】いくつかの実施例では、上記方法またはシステムは、物理学ベースのデータを受取るまたは特定する。いくつかの実施例では、上記方法またはシステムは、高品質製造プロセスモデルを用いることによって、対応する製造プロセスのための物理学ベースのデータを受取るまたは特定する。いくつかの実施例では、上記方法またはシステムは、物理学ベースのデータを用いて、高品質製造プロセスモデルを微調整、修正または調整する。いくつかの実施例では、上記方法またはシステムは、適切なモジュールを呼出す。いくつかの実施例では、上記方法またはシステムは、コンパクトな製造モデルおよびコレクト・バイ・デザインモジュールを実行し、電子回路デザインのさまざまな段階に対して指針を提供する。 （もっと読む）

【課題】機能検証システムの使用に関する技術を提供する。
【解決手段】ＤＵＴの電力消費を解析する方法は、１以上の時間ウィンドウにＤＵＴ状態に関するエミュレーションデータを準備する段階、エミュレーションデータ及び１以上の時間ウィンドウの回路挙動を特徴付ける作動的モードの選択から作動的モード値を判断する段階、少なくとも１つの電力基準に基づいて各時間ウィンドウを１以上のセグメントに分割する段階、１以上のセグメントの電力活動値を判断する段階、電力活動値から１以上のセグメントの電力消費値を判断する段階、電力活動値及び電力消費値を用いて１以上のセグメントにわたる相対電力活動を判断し、１以上の時間ウィンドウの作動的モードにわたる高電力活動をターゲットにして１以上のセグメントを調節する段階、及びＤＵＴの電力活動に関する１以上の値をコンピュータ可読媒体に保存する段階を含む。 （もっと読む）

【課題】集積回路設計レイアウト用のルーティング方法。
【解決手段】レイアウトは、設計ネットリストとライブラリセルを備えることが出来る。マルチレベルグローバルルーティングは、各ネットにトポロジカルワイヤを生成することが出来る。設計には、領域志向グラフベースのディテールルーティングを実行することが出来る。ディテールルーティング後のルーティング最適化を実施し、更にルーティング品質を改善することが出来る。幾つかの方法は、いつも又はある時シングルスレッドでも良く、及び／又はある時又はいつもマルチスレッドでも良い。 （もっと読む）

【課題】ソフトウェアの実行時間を推定する推定装置を提供する。
【解決手段】ソフトウェアの実行時間を統計的に推定する推定方法は、ベンチマークプログラムのセットに基づいて、ターゲットプロセッサのモデルを準備するステップと、推定されるソフトウェアとベンチマークプログラムとを相関させるステップと、相関されたソフトウェアをモデルに適用し、ソフトウェアの実行時間の推定値を判定するステップとを有する。このモデルは、ベンチマークプログラムの実際の実行時間を判定し、ベンチマークプログラム内の仮想命令の数を判定し、仮想命令と実際の実行時間とを相関させる予測式を決定することにより開発される。予測式は、仮想命令の相関分析を行い、高度に相関する命令を除外し、逐次線形重回帰分析と線形重回帰分析とを組み合わせて実行することによって決定される。 （もっと読む）

【課題】２つの言語を分離する最小決定論的有限オートマトンを計算する方法、システム、及びコンピュータプログラム製品を提供する。
【解決手段】仮定−保証推論における中間アサーションとして作用する厳密な最小オートマトンを計算する方法、システム、及びコンピュータプログラム製品。一実施形態では、厳密な最小オートマトンの計算は、サンプリング手法及びブール充足可能性を用いて実行される。本明細書で説明する方法は、形式的検証のツールの一部として使用することができる。 （もっと読む）

プロセッサベースのハードウエアエミュレーションエンジン、特に、エミュレーションエンジン内でプロセッサを同期化する方法及び装置を提供する。同期したプロセッサを使用してハードウエアエミュレーションを実施する方法、装置、及びそのためのハードウエア設計をコンパイルする方法を説明する。装置は、ハードウエア設計に関するデータを評価するためのプロセッサ群を形成する複数のプロセッサと、ハードウエア設計の少なくとも一部分をエミュレートしている間にプロセッサ群の演算を同期させるためのシンクロナイザとを含む。方法は、ハードウエア設計に関するデータを評価するためのプロセッサ群を形成する複数のプロセッサに同期信号を供給する段階と、プロセッサ群から待機信号を受信する段階と、プロセッサ群に実行信号を供給する段階とを含み、実行信号により、プロセッサ群は、サブモデルを評価する。ハードウエア設計をコンパイルする方法は、少なくとも１つの高レベル構成概念を演算のシーケンスに変換する段階と、少なくとも１つの条件付きサブモデルを構成する演算のシーケンスを特定する段階とを含む。 （もっと読む）

【課題】異種プロセッサベースのハードウエアエミュレーションシステムを提供する。
【解決手段】プロセッサの異種クラスターを有するハードウエアエミュレーションシステム。ハードウエアデザインをエミュレートするための装置は、複数のプロセッサを含み、各プロセッサは、エミュレーションサイクル中に異なる機能を実行する。この装置によって実行される方法は、データフェッチプロセッサを使用してデータアレイからデータを検索する段階、検索したデータをデータフェッチプロセッサを使用して評価し、出力ビットを生成する段階、出力ビットをクラスター内クロスバーに供給する段階、及びデータ記憶プロセッサを使用して出力ビットをデータアレイに記憶する段階を含む。 （もっと読む）

第１の入力幅を有する関数を評価するための第１のプリミティブと、第１のプリミティブに結合された第２のプリミティブであって、第２の入力幅を有する関数を評価するための第２のプリミティブと、を有し、第１の入力幅が第２の入力幅に等しくないハードウェアエミュレータである。第１のプリミティブ又は第２のプリミティブの何れかの一方の使用は、評価される関数に応じて選択される。 （もっと読む）