【課題】 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイを提供する。
【解決手段】 超薄膜誘電体（３１２）の周りに構成されるデータ記憶素子（１１５）を有する半導体メモリセル（３００）を使用し、超薄膜誘電体（３１２）にストレスを与えてブレークダウン（ソフトまたはハードブレークダウン）させてメモリセル（３００）のリーク電流レベルを設定することにより情報を記憶する。セル（３００）が引き込む電流を検知することによりメモリセル（３００）からの読出しが行なわれる。適切と考えられる超薄膜誘電体（３１２）は約５０オングストローム以下の厚さの高信頼度のゲート酸化膜である。 （もっと読む）

データ内容を読み出すために復号またはアドレス指定する必要がないワンタイム・プログラマブル（ＯＴＰ）不揮発性ヒューズ・メモリ・セル。各ヒューズ・メモリ・セルは、その出力のところにラッチされ、その内容をいつでも使用することができる。 例えば、コード格納メモリ、直列構成メモリ用に、またＩＤ（識別）、トリミング、および他の製造後のシステム・オン・チップ（ＳｏＣ）カスタム化ニーズのための個々のヒューズ・ビットとして使用することができる。一時的にデータを格納し、設計を試験するための手段も含む。他の実施形態の場合には、１つのメモリ・セルで２つの差動的にプログラムしたヒューズを使用して、選択およびプログラミング回路がマージされる。
（もっと読む）

列ビット線と行ワード線の交差点に配置されたトランジスタで構成されるプログラム可能なメモリ・セルを開示する。トランジスタは、列ビット線から形成されるゲート及び行ワード線に接続されたソースを有する。列ビット線と行ワード線との間に電位差を印加してトランジスタのゲートの下にある基板内にプログラムされたｎ＋領域を作ることによってメモリ・セルをプログラムする。
（もっと読む）