【課題】 同一の集積回路上に少なくとも三種類の異なる厚みを有するゲート酸化膜と異なる動作電圧を有する素子を形成する方法を提供する。
【解決手段】 同一の集積回路上の高電圧領域３および低電圧領域５に異なる厚みを有する複数個のゲート酸化膜を形成する。低電圧領域５にあるフォトレジストと、高電圧領域５にあるハードマスクとを利用してゲート酸化膜を覆い、ドライエッチングにより高電圧領域３上にある比較的薄いゲート酸化膜を除去してから、ウェットエッチング工程によりゲート酸化膜を低電圧領域５から除去する。高電圧領域３のハードマスクは、ポリシリコン構造３７上に形成することができる。 （もっと読む）

【課題】自動ドーピングによりＮウェルとＮ⁺埋め込み層とを隔離してチップサイズを小さくする半導体デバイスを提供する。
【解決手段】異なる電位上でバイアスされた複数の低電圧Ｎウェル領域３１を備え、共通のＮ⁺埋め込み層１１および少なくとも一つの高電圧Ｎウェル領域２７により基板１と隔離する。低電圧Ｎウェル領域３１は、共通するＰ⁺埋め込み層１７により下方にある共通のＮ⁺埋め込み層１１と結合される。また、半導体デバイスを形成する基板１に適用し、負電圧にバイアスされたＰ型半導体の所定の低電圧領域５内にＮ⁺埋め込み層１１を形成する。 （もっと読む）

【課題】様々な動作電圧の集積回路を隔離する半導体構造を提供する。
【解決手段】半導体基板上に位置して第１の回路領域２０４および第２の回路領域２０８を囲む隔離リング２３４を含む。埋め込み隔離層は連続的に延伸して、半導体基板の第１の回路領域２０４および第２の回路領域２０８を通る。埋め込み隔離層と隔離リングとを交接することにより、第１の回路領域２０４および第２の回路領域２０８は、半導体基板のバックサイドバイアスから隔離される。そしてイオン強化された隔離層により、第１の回路領域２０４にある第１のウェルおよび第２の回路領域２０８にある第２のウェルを隔離リングおよび埋め込み隔離層から隔離することにより、第１の回路領域２０４および第２の回路領域２０８の第１のウェルおよび第２のウェルと埋め込み隔離層との間にパンチスルーが発生することを防ぐ。 （もっと読む）

【課題】延伸スペーサを利用した半導体デバイスおよびその形成方法を提供する。
【解決手段】半導体デバイスは、半導体基板１１０を覆うゲートと、ゲートの側壁上にある誘電体ライナー１５０とを含む。この半導体デバイスは、誘電体ライナー１５０に隣接して誘電体ライナー１５０を越えるように半導体基板１１０に沿って横向きに延伸された延伸スペーサ１７０を含む。半導体デバイスは、半導体基板１１０の上面の下方に位置し、ゲート下のチャネル領域１４５に隣接するソース／ドレインをさらに含む。ソース／ドレインは、誘電体ライナー１５０および延伸スペーサ１７０下で延伸される。半導体デバイスは、ソース／ドレインの一部上を覆い、半導体基板１１０に沿って横向きに延伸するシリサイド領域１９０をさらに含む。従って、延伸スペーサ１７０はソース／ドレインの一部上において誘電体ライナー１５０とシリサイド領域１９０との間に形成される。 （もっと読む）

【課題】半導体チップのソフトエラー免疫セル構造を提供する。
【解決手段】ディープＮウェル領域１０７中にメモリデバイスが形成される。メモリデバイスはメモリセルを含む。メモリセルは第１の記憶ノードおよび第２の記憶ノードを含む。メモリセルは、それぞれ第１の記憶ノードおよび第２の記憶ノードと電気的に結合された第１の抵抗および第２の抵抗を含む。メモリセルは、それぞれ第１の記憶ノードおよび第２の記憶ノードと電気的に結合された第１のキャパシタおよび第２のキャパシタを含む。ＩＬＤ層２１９はメモリデバイス上に形成される。ＩＬＤ層２１９は少なくともホウ素を含まない誘電体材料を含む。ＩＭＤ層２２１はＩＬＤ層２１９上に形成される。ＩＭＤ層２２１の誘電率は３より小さい。ポリイミド（Polyimide）層２４０はＩＭＤ層２２１上に形成される。ポリイミド層の厚みは２０μｍより小さい。 （もっと読む）

【課題】 従来技術の問題およびその他の問題を解決するメモリセル構造のシステムを提供する。
【解決手段】 ＳＲＡＭデバイスは基板中のディープＮウェル領域中にあるＳＲＡＭセルを含む。ＳＲＡＭセル中のＰウェル領域は、ＳＲＡＭセルの６５％よりも少ないセル領域を占める。ＳＲＡＭセルは、セル領域の長辺と短辺との比率が１．８よりも大きい。ＳＲＡＭセル中の複数のＮＭＯＳトランジスタ中にある活性領域が占める総面積は、ＳＲＡＭセル領域の２５％よりも少ない。ＳＲＡＭセル中のプルアップトランジスタのチャネル幅とＳＲＡＭセル中のプルダウントランジスタのチャネル幅との比率は０．８よりも大きい。ＳＲＡＭセルは、ホウ素を含まない層間絶縁膜層と、誘電率が３よりも小さい金属間絶縁膜層と、厚みが２０ミクロンよりも小さいポリイミド層とをさらに含む。 （もっと読む）

【課題】 半導体集積回路構造およびその製造方法を提供する。
【解決手段】 半導体集積回路構造は複数のダイオード、少なくとも一つの嵌入領域および電圧供給ノードを備える。複数のダイオードは基板中に設置され、直列に電性接続される。少なくとも一つの嵌入領域は、基板中に設置され、二つのダイオードの間に設置される。電圧供給ノードは、嵌入領域に電性接続される。また、好適にはこれらのダイオードはガードリングにより囲まれる。 （もっと読む）