【課題】銅配線のベリア金属層の物質としてＣＶＤ ＴｉＳｉＮを用いて６５ｎｍ以下の半導体素子にも適用できるようにした半導体素子の金属配線およびその製造方法を提供する。
【解決手段】本発明に係る半導体素子の金属配線は、半導体素子が形成された半導体基板と、前記半導体素子に相応する部分にコンタクトホールを有し、前記半導体基板に形成される絶縁膜と、前記コンタクトホール内に形成されるＴｉＳｉＮベリア金属層と、前記ＴｉＳｉＮベリア金属層上に形成される銅配線とを含んで構成される。 （もっと読む）

【課題】高電圧用トランジスタの製造方法においてシリコン窒化膜を不純物注入時に防護膜とすることによってスペース酸化膜を形成しなくてもソース／ドレイン拡散領域を二重拡散ドレインジャンクション構造とし一度のパターン工程及びイオン注入工程により安定した二重拡散構造のソース／ドレイン拡散領域を形成する。
【解決手段】本方法は(a)半導体基板にゲート酸化膜、多結晶シリコン層及びシリコン窒化膜を順番に形成する段階と(b)前記シリコン窒化膜、前記多結晶シリコン層及び前記ゲート酸化膜をフォトリソグラフィ工程及び等方性エッチング工程によりパターニングして窒化膜シェード及び多結晶シリコンゲート電極を形成する段階と(c)前記窒化膜シェードをイオン注入に対する防護膜として前記基板に不純物をイオン注入するとともに熱処理することで二重拡散構造のソース−ドレイン拡散領域を形成する段階と(d)前記窒化膜シェードを除去する段階とを備える。 （もっと読む）

【課題】 オプティックスコープでフォーカスを多様に変化させて、マイクロレンズの平面図イメージの円の直径を測定し、インライン上でマイクロレンズの曲率を計算することができるイメージセンサーのマイクロレンズの曲率モニタリング方法を提供する。
【解決手段】 マイクロレンズの最も上部分にスコープをフォーカシングして、第１円の直径又は領域を測定する段階と、前記マイクロレンズの上部分より低い部分に前記スコープをフォーカシングして、第２円の直径又は領域を測定する段階と、前記測定された第１、第２円の直径又は領域を用いて、前記マイクロレンズの曲率を計算する段階とを備えることを特徴とする。 （もっと読む）

【課題】素子分離膜とフォトダイオード領域の間の暗電流の発生を防止して、素子の特性を向上させるようにしたＣＭＯＳイメージセンサー及びその製造方法を提供する。
【解決手段】本発明に係るＣＭＯＳイメージセンサーは、アクティブ領域と素子分離領域とで定義された第１導電型の半導体基板と、前記半導体基板の素子分離領域に形成される素子分離膜と、前記半導体基板のアクティブ領域に形成される第２導電型の拡散領域と、前記素子分離膜と第２導電型の拡散領域との間に形成される第１導電型のドーピング領域及び絶縁膜とを含む。 （もっと読む）

【課題】複数のホールを有するマスクを用いて過露光を行い、シリンダー型キャパシタを形成することで、工程を単純化させることのできるキャパシタの製造方法を提供する。
【解決手段】半導体基板上に絶縁層を形成し、絶縁層にコンタクトホールを形成する段階と、コンタクトホールを埋め込むように絶縁層上に導電層を形成する段階と、導電層上に感光膜を形成する段階と、感光膜上に、サイドローブ現象を引き起こす過露光を含むフォト工程を行い、ドーナツ状の感光膜パターンを形成する段階と、感光膜パターンをマスクに用いたエッチング工程で前記導電層をパターニングし、シリンダー形態の下部電極を形成する段階と、下部電極を覆う誘電層及び上部電極を形成する段階と、を備えることを特徴とする。 （もっと読む）

【課題】コントロールゲートとフローティングゲートを垂直形態で構成し、セルを小さくし、高カップリング比を実現し、プログラミング時電圧を低減したスプリットゲートフラッシュEEPROMとその製造方法を提供し、コントロール及びフローティングゲートを一部オーバーラップして消去特性を向上する。
【解決手段】トレンチを備えた半導体基板と、トレンチ両側壁に形成したトンネリング酸化膜と、トンネリング酸化膜上のトレンチ両側壁に独立に順次形成したフローティングゲート、誘電体膜及びコントロールゲートと、フローティングゲート、誘電体膜及びコントロールゲート側壁に形成したバッファ誘電体膜と、トレンチ底面半導体基板に形成したソースジャンクションと、ソースジャンクションに電気接続し、バッファ誘電体膜間のトレンチ内に形成したソース電極と、トレンチを除く半導体基板表面に形成したドレインジャンクションを有する。 （もっと読む）

【課題】デュアルゲート酸化膜の工程時にＳＴＩの周縁領域に対して所定の前処理工程を行なった後、デュアルゲート酸化膜を熱酸化方式により形成することで、熱酸化方式による良質の酸化膜を保障しながらも後に形成される高電圧素子領域のゲート酸化膜の厚さが均一に維持される半導体素子及びその製造方法を提供する。
【解決手段】本発明の製造方法により製造された半導体素子は、高電圧素子領域と低電圧素子領域とを含む活性領域と、不活性領域とで定義される半導体基板と、前記半導体基板の不活性領域に形成される素子分離膜と、前記半導体基板の高電圧素子領域上に均一な厚さを有するように形成されるゲート酸化膜とを含む。 （もっと読む）

【課題】抵抗素子の特性を正確に反映できると共に、それぞれ異なる長さ（Ｌ）および幅（Ｗ）を有する多様な抵抗素子に共通に適用でき、かつ正確度が高くなるようにする。
【解決手段】多様な長さ（Ｌ）と幅（Ｗ）を有するそれぞれの抵抗素子に対して印加される電圧を変化させながら抵抗値を測定する段階と、測定された抵抗値を電圧に対する線形関数で表すことで、抵抗素子の電圧による抵抗変化係数（ＶＣＲ：Voltage Coefficient Resist）を算出する段階と、ＶＣＲを用いて特定の長さと幅を有する抵抗素子の抵抗値を算出する段階とを備える。 （もっと読む）

【課題】化学機械的な研磨工程を実施した後、金属残留物の残留有無及び残留する厚さを迅速かつ効果的に検出することのできる金属残留物の検査装置及びこれを用いた検査方法を提供する。
【解決手段】本発明に係る金属残留物の検査装置は、化学機械的な平坦化工程が進行したウェーハの上部層に一定の波長の光を放出する光放出器と、前記ウェーハの上部層からの反射光を受光する光検出器と、前記光検出器によって受光された反射光が伝達され、前記反射光から派生した情報をイメージで出力するイメージ出力器とを含むことを特徴とする。 （もっと読む）

【課題】フォトダイオードの電荷保存の能力を低下させることなく電荷伝達の特性が向上したＣＭＯＳイメージセンサー及びその製造方法を提供する。
【解決手段】トランジスタの第１ソース／ドレイン領域と共有するフォトダイオード領域と、前記伝達トランジスタが形成される第１導電型基板の全面に第２導電型不純物を注入して、前記基板の表面に第２導電型イオン領域を形成する段階と、前記フォトダイオード領域のみが開放されるようにした状態で不純物を低濃度で注入して、前記フォトダイオード領域に対応する前記基板の内部に低濃度の第２導電型イオン領域を形成する段階と、熱工程によって前記低濃度の第２導電型イオン領域が前記第２導電型のイオン領域まで拡散されるようにする段階とを備える。 （もっと読む）