半導体デバイス及びデバイスを製造する方法が記載される。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴｓ）である。デバイスは、スロープの側壁を有する隆起領域を備え、該側壁は内側にテーパー形状である。側壁は、垂直線から５°以上の角度を形成し、側壁の上部部分は、垂直線から＜５°の角度を形成する。デバイスは、垂直（すなわち、０°）又はほぼ垂直の入射イオン注入を用いて、生成される。デバイスは、相対的に均一の側壁ドーピングを有し、角度を有する注入を用いずに、生成される。 （もっと読む）

デバイスにおける電流フローが整流接合（例えば、ｐ−ｎ接合又は金属半導体接合）の間で制限される、半導体デバイスが記載される。デバイスは、非パンチスルー挙動と高められた電流伝導能力を提供する。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴｓ）、静電誘導トランジスタ（ＳＩＴｓ）接合型電界効果サイリスタ、又はＪＦＥＴ電流制限器などのような電力半導体デバイスである。デバイスは、炭化ケイ素（ＳｉＣ）等の広バンドギャップでできている。いくつかの実施形態において、デバイスは、常時オフ型ＳｉＣ垂直接合型電界効果トランジスタである。デバイス及びデバイスを備える回路を製造する方法もまた記載される。 （もっと読む）

半導体素子が記載されており、当該素子における電流の流れは変換接合（例えば、ｐ−ｎ接合又は金属−半導体接合）の間に閉じ込められる。当該素子は、非パンチスルー挙動と、促進された導電可能性とをもたらす。当該素子は、接合型電界効果トランジスタ（ＪＦＥＴ）、スタティック誘導トランジスタ（ＳＩＴ）、接合型電界効果サイリスタ、又はＪＦＥＴ電流リミッタであり得る。当該素子は、炭化ケイ素（ＳｉＣ）などの広いバンドギャップ半導体により製造され得る。いくつかの実施形態によれば、当該素子は、通常ＯＦＦのＳｉＣ垂直接合型電界効果トランジスタであり得る。当該素子の製法、及び当該素子を備えた回路も記載されている。 （もっと読む）

接合型電界効果トランジスタ（ＪＦＥＴ）などの半導体素子を製造する方法が記載される。方法は、自己整合であり、素子のゲート又はソース／ドレイン領域を形成するために、再成長マスク物質を用いた、選択的エピタキシャル成長に関する。方法は、イオン注入の必要性を除去する。素子は、ＳｉＣなどのワイドギャップ半導体物質から形成される。再成長マスク物質は、ＴａＣである。素子は、放射線及び／または高温にさらされることを含む過酷な環境において使用される。 （もっと読む）

単結晶ＳｉＣ基板上のＳｉＣ層をエピタキシャル成長させるための方法が記載される。この方法は、チャンバ内において単結晶ＳｉＣ基板を少なくとも１４００℃の第１温度まで加熱する工程と、キャリアガス、シリコン含有ガス、及び、炭素含有ガスをチャンバに取り入れる工程と、及び、ＳｉＣ基板の表面上のＳｉＣ層をエピタキシャル成長させる工程とを備える。ＳｉＣ基板は少なくとも３０℃／分の速度で第１温度まで加熱される。ＳｉＣ基板の表面は、基板材料の底面に対して１°から３°の角度で傾斜している。 （もっと読む）

常時オフのＶＪＦＥＴ集積電力スイッチを有するワイドバンドギャップ半導体デバイスが説明される。電力スイッチはモノリシック又はハイブリッドに実行され、シングル又はマルチチップワイドバンドギャップ電力半導体モジュール内に組み立てられた制御回路網と一体化される。デバイスは、高電力、耐高温および／または耐放射線性の電子工学の要素に用いられる。デバイスの作成方法もまた説明される。 （もっと読む）

上記の非制御の電流から本質的に安全である、接合型電界効果トランジスタ（ＪＦＥＴ）等の常時オン状態のスイッチを含むハーフブリッジ回路を提供する方法が説明される。スイッチは、炭化ケイ素又はケイ素から作られる。本明細書に記載の方法により、統合電力モジュール内で常時オフ状態のスイッチに代わってより優れた機能を発揮する常時オン状態のスイッチの使用が可能になる。これにより、このような統合電力モジュールの効率性、サイズ、重量、及び費用が改善される。本明細書に記載される通り、電源はゲートドライバ回路に追加されることができる。電源は自動開始及び自励振動が可能であり、一方で電位を常時オン状態のスイッチに供給する端子から全てのソースエネルギーを導くことが可能である。常時オン状態のスイッチの端子特性は、電源の入力−出力特性と調和可能である。
（もっと読む）

半導体装置およびその装置の製造方法を説明する。装置は、ＳｉＣにおいて実施され、エピタキシャルに成長したｎ型ドリフト、ｐ型溝ゲート領域、およびｐ−溝ゲート領域の上にあるｎ型のエピタキシャルに再成長したチャネル領域を含んでよい。ソース領域は、チャネル領域の上でエピタキシャルに再成長したり、選択的にチャネル領域に注入してよい。その後、ソース、ゲートおよびドレイン領域とのオーム接点が形成されてよい。装置は、ガードリング、接合型ターミネーション・エクステンション（ＪＴＥ）、またはその他の適当なｐ−ｎ遮断構造などのエッジターミネーション構造を含んでよい。装置は異なる閾値電圧で加工してよく、同じチャネルドーピングに対して、減少および増加モードの両方の操作を行ってよい。装置は、デジタル、アナログ、およびモノリシックのマイクロ波集積回路で個別電力トランジスタとして使用してよい。
（もっと読む）

自己整合縦型接合型電界効果トランジスタを、エッチング注入ゲートおよび集積逆並列ショットキーバリアダイオードと組み合わせたスイッチング素子が、記載されている。ダイオードのアノードは、漂遊インダクタンスによる損失を低減するために、デバイスレベルでトランジスタのソースに接続される。ＳＢＤアノード領域におけるＳｉＣ表面は、ＳＢＤのターンオン電圧と関連するパワー損失が低減されるよう低いショットキーバリア高さを達成するために、乾式エッチングによって調整される。
（もっと読む）

接合電界効果トランジスタが記載される。このトランジスタは、広いバンドギャップの半導体から造られる。上記デバイスは、ソース、チャネル、ドリフトおよびドレインの半導体の層ならびにｐ型注入ゲート領域またはショットキーゲート領域を含む。上記ソース、チャネル、ドリフトおよびドレイン層は、エピタキシャルに成長され得る。上記ソース、ゲートおよびドレイン領域に対するオーム接触は、ウェーハと同じ側に形成され得る。上記デバイスは、垂直チャネル幅に依存する異なる閾電圧を有し得、同じチャネルドーピングに対し、デプレッション動作モードおよびエンハンス動作モードの両方に対して実施され得る。上記デバイスは、デジタル、アナログおよびモノリシックなマイクロ波集積回路のために使用され得る。上記デバイスを含むトランジスタおよび集積回路を製造する方法もまた、記載される。
（もっと読む）