本発明は、チップスケールパッケージ集積回路（ＣＳＰ）を積み重ねてＰＷＢ他のボードの表面積を一定に保つモジュールにする。発明の好ましい実施の形態において、１つ以上のＣＳＰに関連する型台は、標準的な接続可能な屈曲回路デザインを用いると共に、ＣＳＰパッケージの幅の広いファミリーにおいて見られる多くの異なるパッケージサイズを使用可能にする。好ましい実施の形態において、下側ＣＳＰのコンタクトは、屈曲回路がＣＳＰと型台との組合せに取り付けられる前に圧縮され、ＣＳＰと屈曲回路の間のロープロファイルコンタクトを形成する。
（もっと読む）

【課題】ＰＷＢやボード表面積を節約するモジュールにＩＣを積層すること、低容量のメモリ拡張アドレシングシステムと方法をＣＳＰ積層モジュールを用いて提供すること。
【解決手段】本発明による好適な実施形態において、標準形態３４は、標準の連結性フレックス回路デザイン３２を用いながら、広範なＣＳＰパッケージに見出される種々のパッケージサイズの多くが役立つように使用できる物理的形態を提供する。好適な実施形態において、標準形態３４は、熱性能を改良するために銅のような熱伝導性材料から作られる。代替実施形態において、標準形態３４は、実装脚１９８を持つヒートスプレッダー１９２を含んでも良い。メモリアドレシングシステムの好適な実施形態において、高速スイッチングシステムは、メモリアクセスにおけるデータ信号に関して負荷効果を減少させるために積層モジュール１０の各々のレベルと関連したデータ線を選択する。 （もっと読む）