ノベリクス・エルエルシーにより出願された特許
1 - 3 / 3
高密度のリードオンリーメモリ
【課題】高密度で、アクセス時間の速いリードオンリーメモリを提供する。
【解決手段】複数のワードラインと、複数のビットラインと、複数のメモリセルトランジスタとを含むリードオンリーメモリ(ROM)が提供される。前記ROMにおいて、前記複数のメモリセルトランジスタは、或るワードラインがアサートされたとき、対応するメモリセルトランジスタが導通するようにワードラインに対応する行に配置され、またビットラインに対応する列に配置される。前記メモリセルトランジスタの列は、カラムグループをなすように配置される。前記カラムグループは、対応するビットラインに接続されたアクセストランジスタを含み、該カラムグループの中に含まれるトランジスタが、前記アクセストランジスタから該カラムグループの最後のトランジスタまで直列に接続される。前記最後のトランジスタは電圧ノードに接続される。
(もっと読む)
漏れ電流を減少した集積回路
【課題】漏れ電流を減少させるための改良した手段を備える集積回路を提供する。
【解決手段】コモンソースノードに接続したソースを備えるNMOSトランジスタでは、コモンソースノードが接地されたとき、NMOSトランジスタに漏れ電流が流れる。この漏れ電流を減少させるため、コモンソースノードの電圧の電位を上昇させる。同様に、コモンソースノードに接続したソースを備えるPMOSトランジスタでは、コモンソースノードが電源電圧VDDにされたとき、PMOSトランジスタに漏れ電流が流れる。この漏れ電流を減少させるため、コモンソースノードの電圧の電位を低下させる。
(もっと読む)
DRAMの密度の増大
【課題】オフセットの問題を解決する改良されたセンスアンプを備え、達成可能な密度を最大化する改良された構造のDRAMのメモリセルを提供する。
【解決手段】一実施形態において、一対のビットライン間の電圧差を増幅するように構成された差動アンプと、前記一対のビットライン間の電圧差を増幅するときに、差動アンプのオフセットバイアスを減少させるように構成された自己バイアス発生回路とを備えるセンスアンプ。
(もっと読む)
1 - 3 / 3
[ Back to top ]