【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト２がライトするセクタデータは一時ライトバッファ７に格納される。マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。これにより、Ｎ＋１番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。 （もっと読む）

【課題】メモリアクセスを伴うデータ処理効率向上に寄与するメモリシステムを提供する。
【解決手段】書換え可能な不揮発性メモリ（２）、バッファメモリ（５）及びコントローラ（４）を有する。コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。前記第１データ転送制御部は外部装置と転送調停部に接続され、転送調停部に転送要求を出力する。第２データ転送制御部は不揮発性メモリと転送調停部に接続され、転送調停部に転送要求を出力する。転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 （もっと読む）

【課題】回路の規模の増大を最少に抑え、短時間で高精度の書込み、読み出し、消去動作を実現可能な多値記憶型不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置はクロック端子、コマンド端子、データ端子、制御回路、及び複数の不揮発性メモリセルを有する。クロック端子はクロック信号を入力する。コマンド端子は読み出しコマンド及び書込コマンドなどを入力し、入力されたコマンドはデコードされることにより動作を決める。制御回路は、プログラムメモリに格納されたプログラムを実行することにより前記コマンドに対応した動作制御を行う。読み出しコマンドの入力に応答して制御回路は不揮発性メモリセルからデータを読み出し、クロック信号に応じてデータ端子からデータを出力する。書込コマンドの入力に応答して制御回路はクロック信号に応じてデータ端子からデータを入力し、不揮発性メモリセルへデータを格納する。 （もっと読む）

【課題】本発明は、小型化、低価格化が可能で、起動時間、アクセス時間が短い大容量の半導体記憶装置を提供することを目的とする。
【解決手段】不揮発性半導体メモリに格納されるデータの誤り検出・訂正を行う誤り訂正回路と、複数のバッファを備え、誤り訂正回路による誤り検出・訂正後のデータの複数のバッファのうち、一つからホストへのインターフェイス制御回路を通じた転送と、誤り訂正回路による誤り検出・訂正のための他のデータの前記不揮発性半導体メモリから前記複数のバッファのうちの他の一つへの転送とを平行に行う。 （もっと読む）

【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト２がライトするセクタデータは一時ライトバッファ７に格納される。マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。これにより、Ｎ＋１番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。 （もっと読む）

【課題】ライトプロテクト機能のない不揮発性メモリを使用したメモリカードならびに情報処理装置において、不揮発性のソフトウェアライトプロテクトが可能な不揮発性メモリおよびそれを用いたシステム技術を提供する。
【解決手段】不揮発性のソフトウェアライトプロテクト機能のない書き換え可能な不揮発性メモリを用いたＦｌａｓｈメモリカード１であって、一括電気的消去および書き込み可能なＦｌａｓｈメモリ２と、電源投入時のパワーオンリセット信号を発生するリセットＩＣ３と、これらのデバイス間のコントロールとメモリカードインタフェースとの間の制御を行うカードコントローラ４とから構成され、Ｆｌａｓｈメモリ２には、ライトプロテクトを行いたいエリアのアドレスをライトするライトプロテクト保存レジスタ５がアトリビュート領域で設定され、システムからプロテクト範囲が設定されるようになっている。 （もっと読む）

【課題】 回路の規模の増大を最少に抑え、かつ短時間で高精度の書込み、読み出し、消去動作を実現可能な多値記憶型不揮発性記憶装置を提供する。
【解決手段】 複数の不揮発性メモリセルを含むメモリアレイと、第１データレジスタと第２データレジスタとを有し、前記複数の不揮発性メモリセルのそれぞれは、しきい値電圧の状態に応じて２ビットのデータを格納可能であり、前記不揮発性メモリセルへデータを格納する書込動作において、前記不揮発性メモリセルに格納されるデータがビット毎に前記第１データレジスタと前記第２データレジスタに入力され、前記第１データレジスタから供給された1ビットのデータと前記第２データレジスタから供給された1ビットのデータとに基づいて変換された前記２ビットのデータが前記不揮発性メモリセルに格納されるようにした。 （もっと読む）

【課題】メモリアクセスを伴うデータ処理効率向上に寄与するメモリシステムを提供する。
【解決手段】書換え可能な不揮発性メモリ（２）、バッファメモリ（５）及びコントローラ（４）を有する。コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。前記第１データ転送制御部は外部装置と転送調停部に接続され、転送調停部に転送要求を出力する。第２データ転送制御部は不揮発性メモリと転送調停部に接続され、転送調停部に転送要求を出力する。転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 （もっと読む）

【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト２がライトするセクタデータは一時ライトバッファ７に格納される。マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。これにより、Ｎ＋１番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。 （もっと読む）

【課題】回路の規模の増大を最少に抑え、短時間で高精度の書込み、読み出し、消去動作を実現可能な多値記憶型不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置はクロック端子、コマンド端子、データ端子、制御回路、及び複数の不揮発性メモリセルを有する。クロック端子はクロック信号を入力する。コマンド端子は読み出しコマンド及び書込コマンドなどを入力し、入力されたコマンドはデコードされることにより動作を決める。制御回路は、プログラムメモリに格納されたプログラムを実行することにより前記コマンドに対応した動作制御を行う。読み出しコマンドの入力に応答して制御回路は不揮発性メモリセルからデータを読み出し、クロック信号に応じてデータ端子からデータを出力する。書込コマンドの入力に応答して制御回路はクロック信号に応じてデータ端子からデータを入力し、不揮発性メモリセルへデータを格納する。 （もっと読む）