説明

マグナチップ セミコンダクタ−, エルティディにより出願された特許

1 - 3 / 3


【課題】ラッチアップ防止部を備えてラッチアップの発生を防止するディスプレイ駆動回路を提供する。
【解決手段】外部から同じ大きさの入力電圧を受けて互いに異なる大きさの電圧をそれぞれ生成する第1〜第3電圧生成部、及び前記第2電圧生成部と連結され、前記第2電圧生成部から出力される電圧の中で下位電圧を受けて既設定の時間の間に接地させるラッチアップ防止部とを含み、前記第2電圧生成部から出力される第2駆動電圧を接地連結された多数のスイッチング手段を含むラッチアップ防止部と連結して、既設定の時間の間に第2駆動電圧を接地させることで、ラッチアップの発生を防止し、駆動回路の大きさを減らす。 (もっと読む)


【課題】ラッチアップ防止部を備えてラッチアップの発生を防止するディスプレイ駆動回路を提供する。
【解決手段】外部から同じ大きさの入力電圧を受けて互いに異なる大きさの電圧をそれぞれ生成する第1〜第3電圧生成部、及び前記第2電圧生成部と連結され、前記第2電圧生成部から出力される電圧の中で下位電圧を受けて既設定の時間の間に接地させるラッチアップ防止部とを含み、前記第2電圧生成部から出力される第2駆動電圧を接地連結された多数のスイッチング手段を含むラッチアップ防止部と連結して、既設定の時間の間に第2駆動電圧を接地させることで、ラッチアップの発生を防止し、駆動回路の大きさを減らす。 (もっと読む)


【課題】映像データを格納するための格納部のサイズを減らすとともに処理速度を向上させる映像データ処理装置を提供すること。
【解決手段】映像データを受け、2n−1番目の画素データと2n番目の画素データを互いに比較し、これを暗号化させるためのヘッダー値、符号化値及び基準値を生成する暗号化部、前記暗号化部に連結され、前記暗号化部で生成されたヘッダー値、符号化値及び基準値を格納する格納部、前記格納部に連結され、前記ヘッダー値、符号化値及び基準値を利用して2n−1番目の画素データと2n番目の画素データにそれぞれ復元させる復号化部、及び前記復号化部に連結され、前記復元されたデータをアナログ信号に変換して出力するD/A変換部、を含む。 (もっと読む)


1 - 3 / 3