【課題】 メモリアレイ上のワード線に印加される電界を低減し、チップ面積を低減可能な半導体記憶装置を提供する。
【解決手段】 フラッシュメモリ１００は、メモリアレイ１１０と、メモリアレイ１１０の行方向の端部に配置され、アドレス信号に基づきメモリアレイ内の特定のメモリブロックを選択し、選択されたメモリブロックに選択信号を出力するワード線デコーダ１２０と、
メモリアレイ１１０Ａと１１０Ｂの間に配置され、選択信号に基づきメモリセルに供給される動作電圧のスイッチングを行うスイッチ回路、および選択信号を昇圧する昇圧回路を含むワード線駆動回路１３０とを有する。ワード線デコーダ１２０は、選択信号を搬送する配線WR(i)を有し、配線WR(i)は、ワード線駆動回路１３０のスイッチ回路に接続される。 （もっと読む）

【課題】 ビット線選択回路の小型化を図るとともにビット線の駆動時間を高速に行うことができる半導体記憶装置を提供する。
【解決手段】 フラッシュメモリ１０は、セルユニットＮＵが行列状に複数配置されたメモリアレイ１００と、セルユニットＮＵに接続されたビット線を選択するビット線選択回路２００とを有する。ビット線選択回路２００は、偶数ビット線GBL_e、奇数ビット線GBL_oをセンス回路に選択的に接続するための選択トランジスタSEL_e、SEL_o、BLSを含む第１の選択部２１０と、偶数ビット線GBL_eおよび奇数ビット線GBL_oに選択的にバイアス電圧を印加するためのバイアストランジスタYSEL_e、YSEL_oとを含む第２の選択部２２０とを有する。第２の選択部２２０のバイアストランジスタYSEL_e、YSEL_oは、記憶素子と共通のウエル内に形成される。 （もっと読む）

【課題】 確実に昇圧された電圧を生成することができる昇圧回路を提供する。
【解決手段】 本発明の昇圧回路１００は、転送制御信号Kickbに応答して昇圧ノードboost-1に蓄積された電荷を出力ノードKickに転送す転送回路、出力ノードKickの電圧を検出する検出回路、検出回路の検出信号DT1に応答して昇圧ノードboost-1に電荷をプリチャージするプリチャージ回路とを含む出力回路１１０と、転送制御信号Kickb-1に応答して出力ノードKick-1に電荷を転送する転送回路、昇圧ノードboost-1に接続され、かつ出力ノードKick-1に転送された電荷に基づき昇圧ノードboost-1の電位を昇圧させる容量素子C1を含む第１のポンプ回路１２０と、出力回路１１０および第１のポンプ回路１２０に接続され、出力ノードKickの電位に基づき転送制御信号Kickb-1を制御する昇圧制御回路１４０とを有する。 （もっと読む）

【課題】 待機動作時のオフリーク電流を削減した論理回路を含む半導体装置を提供することを目的とする。
【解決手段】 半導体装置１００は、第１の動作電圧または第１の動作電圧よりも小さい第２の動作電圧を供給する電源供給部１１０と、電源供給部１１０から第１または第２の動作電圧を受け取る低しきい値のＰ型トランジスタＴｐと、トランジスタＴｐと基準電位との間に接続されたＮ型トランジスタＴｎとを有し、トランジスタＴｐ、Ｔｎは、ゲートに入力された信号Dinに応じて出力信号Doutを生成する論理回路を構成する。電源供給部１１０は、通常動作時、第１の動作電圧をトランジスタＴｐのソースに供給し、待機動作時、第２の動作電圧をトランジスタＴｐのソースに供給する。第２の動作電圧は、トランジスタＴｐ、Ｔｎそれぞれのゲート・ソース間電圧の振幅がトランジスタＴｐ、Ｔｎのしきい値よりも大きくなるように設定される。 （もっと読む）

【課題】 データの読出しをフレキシブルにかつ高速に行うことができる半導体記憶装置を提供することを目的とする。
【解決手段】 本発明の半導体記憶装置は、同時にアクセス可能な２つのメモリバンクを有するメモリアレイ１００と、行アドレス情報に基づきワード線を選択するワード線選択回路１５０と、受け取られた命令に基づきワード線選択回路１５０を制御するコントローラ１４０とを有する。コントローラ１４０は、第１の読み出し命令に応じてワード線選択回路１５０に第１の読出し動作を実行させ、第２の読出し命令に応じてワード線選択回路１５０に第２の読出し動作を実行させる。第１の読出し動作は、一方のメモリバンクのｎ番目のワード線を選択し、かつ他方のメモリバンクのｎ＋１またはｎ−１番目のワード線を選択し、第２の読出し動作は、一方のメモリバンクのｎ番目のワード線を選択し、かつ他方のメモリバンクのｎ番目のワード線を選択する。 （もっと読む）