【課題】パワー変換器に於けるシンクロナス整流器として適するＭＯＳＦＥＴスイッチを提供する。
【解決手段】互いに接続されソース及びボディが、ドレンよりはより正の側に高い電圧にバイアスされたＮ−チャネルパワーＭＯＳＦＥＴを製造する。ゲートはスイッチ（１１８４）により制御され、ゲートを、ソース及び当該ＭＯＳＦＥＴのチャネルを完全にオンにするのに十分な電圧（ＶＣＰ）のいずれか一方に選択的に接続する。ゲートがソースに接続されたとき、デバイスは、比較的低い電圧でオンし、従来のＰＮ接合よりは低い導通抵抗を有する「擬似ショットキー」ダイオードとして機能する。ゲートが、前記した正の電圧に接続されたとき、ＭＯＳＦＥＴのチャネルは完全にオンとなる。このＭＯＳＦＥＴスイッチは、電力損及び“break-before-make”時間に於ける蓄積電荷を低減する。 （もっと読む）

【課題】より単純に製造でき、かつ平坦なトポロジを得ることができ、更にトレンチの上部曲がり部における降伏電圧の問題が解消されたトレンチゲートＭＩＳデバイスを提供すること。
【解決手段】トランジスタセルを含む活性領域と、トランジスタセルを含まないゲート金属領域と、ゲート金属層とを含み、半導体チップの表面のパターンに、活性領域からゲート金属領域に至るトレンチが形成されており、このトレンチが絶縁材料の層で裏打ちされた壁部を有し、導電性ゲート材料がトレンチ内に設けられており、導電性ゲート材料の上面が半導体チップの上面より下側に位置し、非導電層が活性領域及びゲート金属領域の上に位置し、ゲート金属領域におけるトレンチの一部の上側の非導電層に開口が形成されており、ゲート金属がトレンチ内の接触領域のゲート材料と接触するように、開口が前記ゲート金属で満たされているトレンチゲートＭＩＳデバイス。 （もっと読む）

【課題】トレンチ底部におけるブレークダウンの発生を防ぎ、ＭＯＳＦＥＴの損傷を避けると共に、オン抵抗特性が改善されたトレンチゲート形ＭＯＳＦＥＴを提供する。
【解決手段】パワーＭＯＳＦＥＴは複数のＭＯＳＦＥＴセルを画定するトレンチゲートを備える。各ＭＯＳＦＥＴ内のチャネル領域に並列に接続されるダイオードを形成するように、保護拡散部が、好ましくは非アクティブセル内に生成される。保護拡散部は衝撃イオン化及びその結果生じるゲートトレンチの角部付近におけるキャリアの発生を防ぎ、ゲート酸化物層の損傷を防ぐ。さらに、ダイオードはブレークダウン電圧を有するように設計され、ブレークダウン電圧がゲート酸化物層を横切る電界の強さを制限することができる。深い中央拡散部を削除することによりセル密度が増加し、かつＭＯＳＦＥＴのオン抵抗を改善することができる。 （もっと読む）

【課題】ＤＭＯＳ電力回路、ＣＭＯＳデジタル論理回路、及びコンプリメンタリバイポーラアナログ回路の全てを単一の集積化された回路チップ上に実現するＢｉＣＤＭＯＳ構造及びその製造方法を提供する。
【解決手段】基層１０内に下向きに延出し、且つ基層の上に配置されたエピタキシャル層４０内に上向きに延出し、かつエピタキシャル層の上側主面の下に配置された埋め込み絶縁領域２１Ｂと、エピタキシャル層内のみに配置され、かつ埋め込み絶縁領域の上側主面から上向きに延出した埋め込みウェル領域４４Ｂと、エピタキシャル層内に配置され、かつエピタキシャル層の上側主面からエピタキシャル層内に下向きに延出し、かつ埋め込みウェル領域の上側主面に接触する下側主面を備えたウェル領域５１Ｂとを有し、バイポーラトランジスタがウェル領域内に形成され、ＭＯＳトランジスタがウェル領域外のエピタキシャル層の上側主面に形成される。 （もっと読む）

【課題】オン抵抗を低減すると共に、放熱特性に優れた半導体デバイス構造を提供する。
【解決手段】半導体デバイスは上側或いは下側表面上にコンタクト領域を有する半導体チップを備える。第１及び第２のリードアセンブリはそれぞれ、導電性材料の半硬質シートから形成され、半導体チップのコンタクト領域のそれぞれ別々の１つに取着されるリードアセンブリコンタクトを備える。また第１及び第２のリードアセンブリはそれぞれ、リードアセンブリコンタクトに接続され、そこから延在する少なくとも１本のリード線を備える。封入体が半導体チップ、第１のリードアセンブリのリードアセンブリコンタクト及び第２のリードアセンブリのリードアセンブリコンタクトを封入する。リードアセンブリをチップに直結することによりパッケージが関与する電気的及び熱的抵抗は低くなる。 （もっと読む）

【課題】ゲート−ドレイン間キャパシタンスＣｇｄが小さく且つ高周波性能が良好なトレンチＭＯＳＦＥＴを提供する。
【解決手段】トレンチＭＯＳＦＥＴの典型的な実施形態においては、厚い絶縁層３１をトレンチ１９の底部に備え、前記トレンチ１９の底部に沿って基板中の応力は殆ど変化しない。前記厚い絶縁層３１によって、トレンチゲート１４とドレイン領域１３はトレンチの底部において隔てられ、その結果、ゲート−ドレイン間キャパシタンスが小さくなる。これにより、ＭＯＳＦＥＴは高周波の用途に適するようになる。製造方法の典型的な実施形態においては、厚い絶縁層がトレンチの底部上に堆積される。薄いゲート誘電体１５が露出された側壁上に形成され、前記厚い絶縁層に接続される。トレンチの残留部にはゲートが形成される。該製造工程は、本体およびソースの埋め込み、表面安定化処理、金属化を経て終了する。 （もっと読む）

【課題】ＭＯＳＦＥＴのゲート酸化膜が損傷するのを防ぐための電圧クランプを提供する。
【解決手段】ＭＯＳＦＥＴはゲートとソースとを接続する１つ以上のダイオードを含む電圧クランプを備える。電圧クランプは所定の電圧でブレークダウンするように設計され、過大なソース−ゲート電圧によるゲート酸化層の損傷を防ぐ。電圧クランプはＭＯＳＦＥＴのソース−ゲート端子間に接続される１つ以上の並列ブランチを含む。各ブランチは少なくとも１つのダイオードを含み、所望のクランプ電圧に応じてゲート−ソース間電圧が所定のレベルに達する際にブレークダウンするか或いは順方向に導通するように接続された一連のダイオードを含む。低クランプ電圧を実現すべくダイオードは典型的には順方向に導通するように接続され、高いクランプ電圧を実現すべくダイオードはアバランシェブレークダウンを生じるように接続される。 （もっと読む）

【課題】パワー変換器に於けるシンクロナス整流器として適するＭＯＳＦＥＴスイッチを提供する。
【解決手段】互いに接続されソース及びボディが、ドレンよりはより正の側に高い電圧にバイアスされたＮ−チャネルパワーＭＯＳＦＥＴを製造する。ゲートはスイッチ（１１８４）により制御され、ゲートを、ソース及び当該ＭＯＳＦＥＴのチャネルを完全にオンにするのに十分な電圧（ＶＣＰ）のいずれか一方に選択的に接続する。ゲートがソースに接続されたとき、デバイスは、比較的低い電圧でオンし、従来のＰＮ接合よりは低い導通抵抗を有する「擬似ショットキー」ダイオードとして機能する。ゲートが、前記した正の電圧に接続されたとき、ＭＯＳＦＥＴのチャネルは完全にオンとなる。このＭＯＳＦＥＴスイッチは、電力損及び“break-before-make”時間に於ける蓄積電荷を低減する。 （もっと読む）

【課題】トレンチ型ＭＯＳＦＥＴにおいて、オフ状態時の漏れ電流レベルを許容範囲に維持しつつ、セルのパッキング密度を高めかつオン抵抗を低くする。
【解決手段】トレンチゲート型パワーＭＯＳＦＥＴに、隣接するトレンチ間のメサ内部に、ドレイン電圧で完全に空乏領域化しないようなドープ濃度のボディ領域１０７を形成する。また、メサの幅、並びにボディ領域１０７及びボディ領域と同じ導電型の材料でドープされたゲート１０３のドープ濃度は、ソース−ボディ及びドレイン−ボディ接合部及びゲートの複合作用によりボディ領域が完全に空乏領域化されるように設定する。これにより従来のようなソース−ボディの短絡をなくすことが可能となり、もってオフ状態時の漏れ電流のレベルを許容範囲に維持しつつ、セルのパッキング密度を高めかつオン抵抗を低くすることができる。 （もっと読む）

【課題】深い中央Ｐ＋領域による改善されたブレイクダウンに関する特性と、低いオン抵抗とを兼ね備えたトレンチ型ＭＯＳＦＥＴを提供する。
【解決手段】バーチカルトレンチ型ＭＯＳＦＥＴにおいて、ドーパント濃度を高められた層が、ＭＯＳＦＥＴにおけるボディ領域とドレイン領域とを隔てる軽いドープをなされた領域若しくは「ドリフト」領域において形成される。このドーパント濃度を高められた層はデルタ層と称し、ＭＯＳＦＥＴのチャネルから発せられた電流経路を拡げ、ターンオン状態のＭＯＳＦＥＴの抵抗率を低下させる作用をなす。 （もっと読む）