【課題】ＮＡＮＤフラッシュメモリにおいてにおいて完全なフルブロックよりも小さい１つもしくはそれ以上のページ単位での消去を可能とする。
【解決手段】消去動作時、選択電圧は、パストランジスタを介して複数の選択されたワードラインの各々に印加され、非選択電圧は、パストランジスタを介して選択されたブロックの複数の非選択ワードラインの各々に印加される。基板電圧は、選択されたブロックの基板に印加される。共通選択電圧は、各選択されたワードラインに印加され、共通非選択電圧は、各非選択されたワードラインに印加される。選択および非選択電圧は、選択されたブロックのいずれかのワードラインに印加することができる。ページ消去ベリファイ動作は、複数の消去されたページと複数の消去されていないページをもつブロックに適用することができる。 （もっと読む）

【課題】完全なフルブロックよりも小さい１つもしくはそれ以上のページを消去することができる不揮発性メモリを提供する。
【解決手段】選択電圧は、パストランジスタを介して複数の選択されたワードラインの各々に印加され、非選択電圧は、パストランジスタを介して選択されたブロックの複数の非選択ワードラインの各々に印加される。基板電圧は、選択されたブロックの基板に印加される。共通選択電圧は、各選択されたワードラインに印加され、共通非選択電圧は、各非選択されたワードラインに印加される。選択および非選択電圧は、選択されたブロックのいずれかのワードラインに印加することができる。ページ消去ベリファイ動作は、複数の消去されたページと複数の消去されていないページをもつブロックに適用される。 （もっと読む）

【解決手段】 高速性能を実現するためリンクトポロジー構成で直列に接続されたメモリ装置を有するシステム。
性能を最大限にするためシステムが最大の共通の数のアクティブデータパッドまでで動作することができ、あるいは消費電力を最小限にするためシステムが単一のアクティブデータパッドで動作することができるように、メモリ装置は動的に構成可能なデータ幅を有する。それ故、システムは、異なるデータ幅を有するメモリ装置の混合を含むことができる。メモリ装置は、ブロードキャスト動作でメモリコントローラからすべてのメモリ装置を介して直列に伝播される単一のコマンドの発行を通じて動的に構成され得る。システムの堅牢な動作は、データ出力禁止アルゴリズムを実施することによって保証され、このアルゴリズムは、読出し出力制御信号が適切なシーケンスから受け取られたとき、有効なデータがメモリコントローラに提供されることを抑制する。 （もっと読む）

【解決手段】 メモリ装置のためのクロックモード構成が開示される。メモリシステムは、互いに直列に接続されたメモリ装置を含み、各メモリ装置は、クロック信号を受け取る。クロック信号は、全てのメモリ装置に並列か、あるいはメモリ装置からメモリ装置に共通のクロック入力を介して直列に提供され得る。各メモリ装置のクロックモード構成回路は、並列クロック信号を受け取る並列モード、および前のメモリ装置からソース同期クロック信号を受け取る直列モードに設定される。設定された動作モードに応じて、データ入力回路は、対応するデータ信号フォーマットに構成され、かつ対応するクロック入力回路は、イネーブルまたはディスエーブルされる。並列モードおよび直列モードは、各メモリ装置に提供された基準電圧の電圧レベルを感知することにより設定される。 （もっと読む）

【解決手段】 フラッシュメモリシステムのアーキテクチャは、データの高速プログラムを達成するため直列に接続されたフラッシュメモリ装置を有する。
データの高速プログラムは、データの種々のページが異なるメモリ装置に格納されるように、システム内のメモリ装置にプログラムされるべきデータのページをインターリーブすることによって行われる。メモリコントローラは、各メモリ装置にプログラム命令を発する。各メモリ装置は、プログラム命令を受け取るとき、プログラム動作を開始するか命令を次のメモリ装置へ渡す。それ故、フラッシュシステムのメモリ装置は、次から次にデータのページを連続的にプログラムし、これにより、フラッシュメモリシステムにデータの各ページをプログラムする遅延をできるだけ小さくする。メモリコントローラは、各メモリ装置の耐久性を最大限にし、あるいはあらゆるサイズのデータのプログラム性能と耐久性を最適化する損耗レベルアルゴリズムを実行することができる。 （もっと読む）

【解決手段】 不揮発性メモリにおいて、完全なフルブロックよりも小さい１つもしくはそれ以上のページを消去することができる。選択電圧は、パストランジスタを介して複数の選択されたワードラインの各々に印加され、非選択電圧は、パストランジスタを介して選択されたブロックの複数の非選択ワードラインの各々に印加される。基板電圧は、選択されたブロックの基板に印加される。共通選択電圧は、各選択されたワードラインに印加され、共通非選択電圧は、各非選択されたワードラインに印加される。選択および非選択電圧は、選択されたブロックのいずれかのワードラインに印加することができる。ページ消去ベリファイ動作は、複数の消去されたページと複数の消去されていないページをもつブロックに適用することができる。 （もっと読む）

【課題】「２Ｎルール」の制限を受けることなく、高速バーストレートで列アドレスをアクセスし、新しいランダムな列アドレスを各クロック周期に入力する。
【解決手段】一対のデータバス３０、３１と、読み出しサイクルの奇数番クロック間隔中にデータバスの一方を充電する手段と、読み出しサイクルの奇数番クロック間隔中にデータバスのもう一方を検出し読み出す手段と、読み出しサイクルの奇数番クロック間隔に続く偶数番クロック間隔中にデータバスのもう一方を充電する手段と、読み出しサイクルの偶数番クロック間隔中に最初のデータバスを検出し読み出す手段と、各々がデータバスの一つの対応する導線の対に接続されている出力を有する一対の書き込み増幅器よりなる書き込み手段と、書き込みサイクルの交番的な夫々の奇数番及び偶数番クロック間隔中に、夫々交番的に一対の書き込み増幅器による書き込みを可能にさせる手段とを有する。 （もっと読む）

【解決手段】 ＡＳＩＣソフトウエアデザインツールを用いて配列および配線することができる集積または統合された電源およびクロックグリッド。集積されたグリッドは、電源レールとクロックラインを含む、３つのタイプのグリッドユニットを含む。電源レールおよびクロックラインは、種々のグリッドユニットセルにおいて種々の配向を含む。 （もっと読む）