【課題】ＰＬＬ帯域を広げることなくセットリング時間を短縮し、かつ、ＩＣ化に適したＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路の位相比較器１を電流出力型とし、セットリング時間を短縮するために、電流出力型位相比較器１の出力端に定電流源２を接続する。また、ＰＬＬのリセット用スイッチ３を電流出力型位相比較器１の出力端に接続する。セットリング時間を短縮するために、ＰＬＬ帯域を広げる必要がなく、雑音を低減できる。また、リセット用スイッチおよびセットリング時間短縮用の定電流源のＩＣ化が可能となる。 （もっと読む）