【課題】入力パッドに印加される比較的高電圧を維持し、回路内の供給電圧範囲の対応する信号レベルを生成する。
【解決手段】入力回路は、フローティングウェルと、対応するバイアスセレクタと、入力バイアストランジスタとを有し、予め定められた値より大きい電圧を維持する外部電圧にゲート酸化膜がさらされないようにする。バイアスセレクタは、利用可能な最高電圧を選択してフローティングウェルに対応するバイアスを逆にし、トランジスタに過度な電気的ストレスがかからないようにする。入力に関連する端子が関連する電圧を切り換えられると、バイアスセレクタは、別の端子を選択し、引き続き利用可能な最高電圧を選択して正しい逆バイアス条件を提供する。抵抗器およびクランプは、回路内の供給電圧範囲に制限された、変換された出力電圧レベルを生成する。ラッチ出力により、プルダウントランジスタは、正確なロウレベル出力信号を提供できる。 （もっと読む）

【課題】オープンドレイン出力バッファは、出力パッドに印加される比較的高電圧を受ける。
【解決手段】オープンドレインバッファは、多数のフローティングウェルと、出力スイッチングデバイスと、対応するウェル・バイアスセレクタとを有し、ゲート酸化膜が予め定められた値より大きい電圧を受けないようにする。ＰＭＯＳおよびＮＭＯＳウェル・バイアスセレクタは、それぞれ、有効な最高または最低電圧を選択して印加し、対応するウェル領域をバイアスし、デバイススイッチング端子に過剰な電気的ストレスがかからないようにする。端子関連出力にスイッチング関連電圧が印加されると、ウェル・バイアスセレクタは、代わりの端子を選択して最高または最低電圧の選択を連続して行い、適正なウェルバイアス状態を提供する。分圧器は、ウェルバイアス電圧を適正に選択させる基準電圧をフローティングウェルに対して生成する。 （もっと読む）

一部分において、レジスタ、及び少なくとも２つの復号段を有する差動デジタル／アナログ変換器（ＶＤＡＣ）であり、レジスタはＮ個の区分に均等に分割され、各区分は、Ｎ個のデコーダのそれぞれに設けられることにより第１の復号段が形成され、各デコーダおけるレジスタ区分は、さらにＭ個の区分に均等に分割されることにより、Ｍ個のタップノードが形成される。第１の復号段における各々のデコーダは、Ｍ個のタップされた電圧のうちの２つを、Ｎ個の均等レジスタ区分のうちのレジスタ区分の中心における電圧に対する補助電圧として、対応する一組の出力ノードへと供給する。第２復号段は、Ｎ個のデコーダの各々により供給された第１の電圧及び第２の電圧を受け取り、これらの２つの電圧を、レジスタの中心における電圧に対する補助電圧として、１組の第３の出力ノード及び第４の出力ノードへと供給する。 （もっと読む）