【課題】タイミングエラーの種類を判別することができる集積回路を提供する。
【解決手段】エラー測定部は、同期動作回路に入力されているデータ信号が第１の期間内に変化した場合には同期動作回路における第１のタイミングエラーを検出する。また、エラー測定部は、第１の期間の前または後に所定の長さのエラー警告期間を加えた第２の期間内に前記データ信号が変化した場合には同期動作回路における第２のタイミングエラーを検出する。エラー補償制御部は、第１および第２のタイミングエラーがともに検出された場合には第１および第２のタイミングエラーの検出結果の履歴に基づいてタイミングの前後のいずれにおいて前記データ信号が変化したかを判断する。 （もっと読む）

【課題】 論理シミュレーション時間を関連技術に比べ短縮させることが可能な論理シミュレーション装置の提供。
【解決手段】 論理シミュレーション装置は、所定機能が記載される機能仕様部１０−１と、所定機能のうちの一部の実行時間を短縮するためのテスト機能が記載されるテストモード仕様部１０−２と、機能仕様部１０−１およびテストモード仕様部１０−２を基にハード言語記述を行うハード言語記述生成部１１と、ハード言語記述生成部１１で生成されるハード言語記述の論理検証を行う論理シミュレーション部１４とを含む。 （もっと読む）

【課題】カウンタを有する回路のテストを短時間で行うこと。
【解決手段】ＢＩＳＴ回路１に、アップカウンタ１２とダウンカウンタ１３を備える。アップカウンタ１２とダウンカウンタ１３の出力はセレクタ２に入力し、メモリ８のテストでは、順次出力される。ＬＳＩ１０自体をテストする場合は、アップカウンタ１２とダウンカウンタ１３を並列に動作させる。セレクタ２では、アップカウンタ１２を選択して出力する。ダウンカウンタ１３の出力は、反転回路３に入力する。比較回路４では、セレクタ２から出力されるアップカウンタ出力と、反転回路３から出力するダウンカウンタ出力の反転信号とが比較される。 （もっと読む）

【課題】レジスタ検証において高精度の網羅率を実現する。
【解決手段】レジスタ検証装置（１０Ａ）は、レジスタへのアクセスに係る仕様を記したレジスタ情報（１０２）に基づいて、テストベンチ（１０３）が実行されたときのレジスタへのアクセスの有無及び読み書き順序の正否を監視するためのプロパティ（１０４）を生成するプロパティ生成部（１１）と、回路記述（１０１）に対してテストベンチ（１０３）を実行するとともにプロパティ（１０４）で特定された回路動作の監視を行う検証実施部（１２）と、検証実施部（１０２）による監視の結果に基づいて、検証の網羅率を算出する網羅率算出部（１３）とを備えている。 （もっと読む）

【課題】 クロック信号の供給パスに対する検証を、回路を複雑化することなく可能にし、故障検出率を上げることができる非同期式カウンタ回路を提供する。
【解決手段】 各ビットに対応する出力信号及び桁上げ信号を出力するフリップフロップ回路１１の複数と、フリップフロップ回路毎に、スキャンテスト用制御信号ＳＥに応じて内部クロック信号ｃｌｋを生成するクロック生成回路１３と、スキャンテスト用制御信号ＳＥに基づいて桁上げ信号ＣＳとスキャンテスト用入力信号ＳＩの何れかを内部入力信号として生成する入力信号生成回路１２と、を備え、クロック生成回路１３が、前段のフリップフロップ回路から出力される桁上げ信号ＣＳ（初段の場合はイネーブル信号Ｅｎ）またはスキャンテスト用制御信号ＳＥの少なくとも何れか一方が活性状態の場合に、前段の内部クロック信号を当段の内部クロック信号として出力するように構成されている。 （もっと読む）

【課題】 ＬＳＩ開発における論理回路の検証において、記憶素子の検証のためのテストを記述することは、機械的な作業の要素が多くあり、また、時間のかかる作業である。
【解決手段】 検証対象の記憶素子の情報を登録するリストとそのリストを参照・更新して、自動的に検証を行う装置を設けることにより、記憶素子の検証の効率化を図る。 （もっと読む）