【課題】スキャンテスト設計が施された機能ブロックと付加回路とを含む論理回路全体を故障診断を可能とし、診断処理時間を大幅に短縮可能とする装置、方法の提供。
【解決手段】論理回路内のスキャンフリップフロップで構成されるスキャンチェーンの構成情報、論理回路の設計情報を入力データ１として入力し、論理回路においてパラレル領域以外の回路部をシリアル領域として抽出することで、前記論理回路を前記パラレル領域とシリアル領域に分割する回路分割手段２と、正常回路における論理値を期待値として求める期待値計算手段３と、テストパタンに対する論理回路のテスト出力を入力データ１として入力し、テスト出力および、シリアル領域とパラレル領域の期待値を用いて、パラレル領域およびシリアル領域を故障診断し、出力部に出力する故障診断手段４とを備える。 （もっと読む）

【課題】異なるクロックドメインに属する回路間でデータの授受がある回路において、半導体集積回路のスキャンパスを用いてクロストークの影響を考慮した遅延試験を行うことができる。
【解決手段】第１回路群は、第１のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１２、Ｆ１４）を備え、信号の伝達遅延を測定する第１データパス（１０２）を含む。第２回路群は、第２のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１１、Ｆ１３、Ｆ１５）を備え、第１データパス（１０２）に対してクロストークにより影響を与える第２データパス（１０１）を含む。第３データパスは、第１回路群・第２回路群間でデータを授受する。クロック切り換え回路（Ｍ１０）は、制御信号に応答して、第２回路群に供給される第２クロック信号（ＣＫ２）を、第１回路群に供給される第１クロック信号（ＣＫ１）に替えて第２回路群に供給する。 （もっと読む）

【課題】
組込み自己試験法によるテスト機構を備えた半導体集積回路において、診断テストパターン数を増加させずに故障検出率を向上させることができるプログラムを提供する。
【解決手段】
診断テストパターンとして発生した擬似乱数の各々で新たに検出される故障数が０又は、所定の基準値以下であるかを判定するステップと、テストグループに割り当てられた診断テストパターン発生回数の最後で発生した擬似乱数で新たに検出される故障数が任意の基準値以上であるかを判定するステップとから、パス数比でテストグループに割り当てられた診断テストパターン数を、故障の検出のし易さ（難易度）に応じて再配分することで診断テストパターン数を最適化し、故障検出率を向上させる。 （もっと読む）

【課題】テストパタンの準備を行うことなく論理検証を実行できる論理回路設計検証装置及び論理回路設計検証方法を提供すること
【解決手段】検証モデル生成部１１０は検証基準回路ＲＴＬ２１０と、検証対象回路ＲＴＬ２２０と、に基づいて検証基準回路と検証対象回路に同一信号を入力し、かつ各々の回路から異なる出力信号を出力する検証モデル１４０を生成する。アサーション生成部１２０は、検証基準回路と前記検証対象回路との等価性検証に用いる条件を含む情報が記述された設計ファイルに基づいて、検証基準回路からの出力信号と、検証対象回路からの出力信号と、が一致することを検証するためのアサーションを生成する。プロパティ検証部１３０は検証モデル１４０と、アサーション１５０と、を用いて検証対象回路が検証基準回路と論理的に等価であるか否かを検証する。 （もっと読む）

【課題】テスト対象の論理回路に対してテストポイントを効果的に挿入すること
【解決手段】論理回路試験装置１０は、論理回路の設計データから得た配線条件により信号線の故障推定度を推定する故障推定部１１０を備える。また、論理回路試験装置１０は故障推定度に基づいてテストポイントを挿入する挿入部１３０を備える。論理回路試験装置１０は、挿入部１３０によってテストポイントの挿入された論理回路に対してテストの実行を行う。 （もっと読む）

【課題】製造された集積回路に対し、クリティカルパスとなる確率が高いパスのディレイテストをすることができるようにする。
【解決手段】クリティカルパスの始点ラッチ、終点ラッチのペアを選択するペア選択部１０１と、選択されたペアの始点ラッチから終点ラッチまでの間のパスを対象に統計的タイミング解析を行い、パスごとのディレイ分布を算出する統計的タイミング解析部１０と、ディレイ分布それぞれの偏差に基づきパスをソートし、ソート順に評価を行うことで、遅延テストデータを生成するディレイテストデータ生成部１０２とを有するディレイテスト装置を提供する。 （もっと読む）

【課題】ＡＴＰＧに係るテストパターン生成方法・装置を用いずに、自動的にテストパターンを生成するテストパターン生成・装置を提供する。
【解決手段】本発明のテストパターン生成方法は、回路情報と、回路における検出対象の故障情報とに基づいて、回路の動作を記述するプロパティを出力するプロパティ作成工程と、前記プロパティに基づいて、回路のテストパターンを出力する形式検証工程とを含む。 （もっと読む）

【課題】バグの混入や設定ミス、設定漏れの発生を抑えた動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体を提供する。
【解決手段】設計仕様書と検証手法DBとを用いて、テストベクタを含む検証環境を自動で生成することにより、ヒューマンエラーの混入を防ぎながら検証精度の高い検証環境を提供することができ、従ってバグの混入や設定ミス、設定漏れの発生を抑えることができる。 （もっと読む）

【課題】オーバキルに起因する歩留まりの低下と、過剰なマージンに起因するチップ面積の増加、消費電力の増加、及び設計期間の長期化と、を同時に解決する。
【解決手段】テストパタン生成装置１０は、半導体集積回路の複数のセルの接続情報を含むネットリストと、各セルの位置情報及び各セルに接続される配線の配線情報を含むセルデータと、各セルの消費電力を含むセルパワーデータと、ターゲット電源電圧を含むターゲット電源電圧データと、の入力を受け付ける入力部１２と、セルの活性化率を設定する活性化率設定部１４ａと、活性化率設定部１４ａによって設定された活性化率に基づいて、テストパタンを生成するテストパタン生成部１４ｂと、テストパタン生成部１４ｂによって生成されたテストパタンを用いて、半導体集積回路の電源電圧を算出する電源電圧算出部１４ｃと、電源電圧算出部１４ｃによって算出された電源電圧がターゲット電源電圧を満たす場合に、テストパタン生成部１４ｂによって生成されたテストパタンを出力する出力部１８と、を備えている。 （もっと読む）

【課題】セグメントドライバを効率良く検査できるようにしたセグメントドライバの検査方法及びその検査システムを提供する。
【解決手段】セグメントドライバ２に接続された表示メモリ３にテストパターンを書き込んで、セグメントドライバ２が有する複数のセグメント端子２ａ〜２ｈ…から信号を出力させる工程、を含み、テストパターンは、数のセグメント端子２ａ〜２ｈ…から出力される信号が当該端子間で全て同じ電圧レベルとなるように生成されている。このような方法であれば、例えば、出力信号の電圧レベルとして「１」と「０」とを同時に測定することができないような、通常のテスタを用いて検査を行う場合でも、各セグメント端子２ａ〜２ｈ…を同時に測定することができる。 （もっと読む）

【課題】ＬＳＩテスタを用いたテストプログラムのデバッグにおいて、オペレータの負担を軽減するとともにデバッグ前に行う準備に要する時間を短縮できるようにする。
【解決手段】テストプログラム自動作成ツール（１０）に、テストに応じて使用するピンのグループ（設定ピングループ）をピンラインナップと対応させて定義する機能を持たせ、テスタ（２０）にはテストプログラムの実行時にデバッグ中のテストに合わせたピンラインナップを自動的に選択する機能（２３，２４）を持たせるようにした。 （もっと読む）

【課題】トグル率のようにセル間の配線電圧のように論理値で検査するのではなく、セルを構成する全ての各トランジスタの各端子間に所定電圧を所定時間だけより確実に印加して、トランジスタ活性化率をより向上させる。
【解決手段】ＨＤＤ２の制御プログラムとしてのテストパターン生成プログラムに基づいて、ＣＰＵ１が、半導体集積回路を構成する各セルのセル種別毎に、セル内の各トランジスタ端子間電圧とセルの入出力端子電圧とに対応して該トランジスタの活性化の有無を示したトランジスタ活性条件表を用いて、一定値以上の電圧を印加する各トランジスタ端子間を選択し、このトランジスタ端子間に対して所定電圧が印加できるようにこのトランジスタを持つセルにセル状態を入力値として割り当て、このセル状態を実現させるためにセルの外部入力端子の入力シーケンスをテストパターンとして生成する。 （もっと読む）

【課題】機能検証を高速化できる半導体集積回路の検証装置を提供する。
【解決手段】検証対象回路３のネットリスト１及びタイミング制約ファイル２から、前記検証対象回路における周期が異なる複数のクロックの周期情報を抽出するクロック周期抽出部１１と、前記複数のクロックの周期の最小公倍数を算出し、この最小公倍数に含まれる各クロックのサイクル数を求めて基本クロック波形を生成する基本クロック波形生成部１２と、前記基本クロック波形における各クロックの立ち上がりイベント及び立ち下がりイベントの発生時間を算出するクロックエッジリスト作成部１３と、各クロックのイベントを前記発生時間順にハードウェアシステムクロックの立ち上がりに割り当てて、各クロックに対応した検証用クロックを生成するクロック生成回路の回路記述を作成する回路記述作成部１４と、を備える。 （もっと読む）

【課題】ＬＳＩのブリッジ故障を高精度に検出するテストパターンを作成し、テストの品質を向上する。
【解決手段】セルの入力論理値と出力端子に仮定したブリッジでの電位との関係を示すブリッジ故障電位情報を作成するブリッジ故障電位算出部１０１、入力端子の論理閾値を算出する論理閾値算出部１０２、ブリッジ故障情報を抽出するブリッジ故障情報抽出部１０４、各ブリッジ故障の検出限界抵抗値を算出し拡張ブリッジ故障電位情報を作成する検出限界抵抗値算出部１０３、ブリッジ故障リストを作成するブリッジ故障リスト作成部１０５、ブリッジ故障リストに基づいてテストパターン及び故障検出情報を作成するテストパターン作成部１０６、故障検出情報及びブリッジ故障発生情報に基づいて重み付けされた故障検出率及びブリッジ故障残存率等を算出する故障検出率算出部１０７を備える。 （もっと読む）

【課題】故障検出率の高いテストパターンによるＢＩＳＴをより効率的かつ短時間でおこなうこと。
【解決手段】ＬＦＳＲ１００は、主にＦ／Ｆを用いた４ビットのシフトレジスタが形成されている。また、先頭ビットと最終ビットとの排他的論理和を先頭ビットに帰還させるＥＯＲ回路が設けられており、これにより、最大周期を１５としたテストパターンを出力することができる。また、ＬＦＳＲ１００には、最大クロック数４、平均クロック数ｌｏｇ₂４の制御信号の入力により、テストパターンの任意の位相変更をおこなうことができる位相変更回路が形成されている。これにより、ＬＦＳＲ１００は、ＡＴＰＧから自動生成されたテストパターンとのマッチングを考慮したテストパターンを、より少ないクロック数で出力することができる。 （もっと読む）

【課題】試験の品質を維持してテストデータを削減すること。
【解決手段】複数のシフトレジスタ２００と、ランダムに生成したマスクパターンと制御信号とに基づいて、マスク対象となったシフトレジスタ２００の出力をマスクする不定マスク器２２０と、を備えたＬＳＩ１０５に、あらかじめ作成したＬＳＩ１０５用のテストデータを参照して、所定のテストパターンを入力する。このときのテストパターンに応じて、マスク対象とならなかったシフトレジスタ２００が不定値を出力する場合に、テストデータから不定マスク器２２０に対して当該シフトレジスタの出力をマスク対象とする制御信号を読み出して不定マスク器２２０を制御する。不定マスク器２２０から出力されるシフトレジスタ２００の出力値をＭＩＳＲ２３０で圧縮し、この出力値と、テストデータの出力期待値とをテスタが比較することにより、ＬＳＩ１０５の不良を検出する。 （もっと読む）

【課題】転送命令実行直前に何らかの要因で転送元のデータが書き換わるような場合にもハードウェアやソフトウェアなどのシステムの不具合が発見できる回路機能検証装置を提供する。
【解決手段】制御部１０５は、データ転送命令に関わる転送元の情報を所定のタイミングで予めデータ格納部１０３に退避させておき、記憶部１０１から読み出して処理を行う命令を解析して、前記命令がデータ転送命令である場合に、該命令実行直後に、該命令に対応する転送元に格納されている情報とデータ格納部１０３に格納されている情報とを比較部１０４で比較させる。 （もっと読む）

【課題】検査時間の増大を抑えつつ、検査を安定して行うことが可能な半導体集積回路の検証方法、及びテストパターンの作成方法を提供する。
【解決手段】半導体集積回路の検証方法は、ＲＴＬ検証等により得られる集積回路の期待値と静的タイミング解析（ＳＴＡ）により得られる信号遅延情報に基づき、テストパターンの期待値照合時間（ストローブ時間）の抽出、または期待値の検証を行なうことで、ＬＳＩのプロセス、温度、電圧等のばらつきや検査装置での制限等を考慮したテストパターンを作成することを可能にする。 （もっと読む）

【課題】ＬＳＩを効率的にテストすることができるテストパタンを生成すること。
【解決手段】本発明によれば、シングルビアＳＶと冗長ビアＲＶを含むＬＳＩのテストに用いられるテストパタン１４を生成する方法が提供される。その方法は、（Ａ）レイアウトデータ１２を参照することによって、シングルビア構造ＳＶを冗長ビア構造ＲＶから区別して抽出するステップと、（Ｂ）ネットリスト１１を参照することによって、ＬＳＩに含まれる複数のネットのそれぞれに対してシングルビア構造ＳＶの数をカウントするステップと、（Ｃ）複数のネットの中でより多くのシングルビア構造ＳＶを有するネットをより優先的にテストするテストパタン１４を生成するステップとを有する。 （もっと読む）

【課題】ブリッジ故障検出テストの故障検出率を高精度に算出する故障検出率算出装置、故障検出率算出方法及び故障検出方法を提供する。
【解決手段】配線間距離が近接距離範囲内である隣接配線ペアの配線長、及び配線間距離を情報として含む配線ペア情報及び隣接配線ペアに対応するブリッジ故障情報をＬＳＩのレイアウト情報から抽出する抽出モジュール１１と、故障検出率算出対象のブリッジ故障テストパターンによって隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行うテストモジュール１２と、配線ペア情報、配線ペア情報に対応するブリッジ故障の検出（未検出）情報を含む判定テストの判定結果、及び配線間距離に依存するブリッジ故障発生率を用いて、ブリッジ故障テストパターンの配線長及び配線間距離で重み付けされたブリッジ故障検出率及び未検出故障の重みを算出する算出モジュール１３とを備える。 （もっと読む）