【課題】マザーボードのＤＤＲ信号を容易にテストすることができるテスト補助冶具を提供すること。
【解決手段】本発明に係るＤＤＲ信号をテストするための補助冶具は、ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。 （もっと読む）

【課題】本発明は、アナログ／デジタル変換回路の検査を高速かつ高精度に実施することが可能な半導体装置、及び、その検査方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置１０は、第１クロックＣＫ１で動作し、アナログデータをデジタルデータに変換して出力するＡＤＣ１１と；第２クロックＣＫ２で動作するＣＰＵ１２と；第１クロックＣＫ１または第２クロックＣＫ２の一方で動作するメモリ１３と；第１クロックＣＫ１で動作し、デジタルデータをメモリ１３に書き込むメモリ書込回路１４と；デジタルデータのライト時には第１クロックＣＫ１をメモリ１３に出力し、デジタルデータのリード時には第２クロックＣＫ２をメモリ１３に出力するセレクタ１５と；を有して成り、ＣＰＵ１２は、ＡＤＣ１１の検査時において、メモリ１３に格納されたデジタルデータを読み出して所定の演算処理を施し、その結果を装置外部に転送する。 （もっと読む）

【課題】マザーボード部分に使用されるコネクタに付いて、固定式コネクタとフローティングコネクタの利点を有効に利用できる半導体試験装置を実現する。
【解決手段】マザーボードに設けられたコネクタにコネクタ接続される測定モジュール基板を具備する半導体試験装置において、所定数の固定式コネクタが設けられたマザーボードと、フローティングコネクタがそれぞれ設けられた所定数の取付けパネルと、前記マザーボードと前記取付けパネルとの間に設けられた板状のテンプレートと、このテンプレートと前記マザーボードとに設けられた第１の位置出し手段と、前記テンプレートと前記取付けパネルとに設けられた第２の位置出し手段と、前記テンプレートと前記測定モジュール基板とに設けられた第３の位置出し手段とを具備したことを特徴とする半導体試験装置である。 （もっと読む）

【課題】ＩＣテスタのテストヘッドにおいて、パフォーマンスボードに実装される部品の配置空間を拡充する。
【解決手段】テストヘッド本体２とパフォーマンスボード４との間に配置され、テストヘッド本体側の電極端子に対する位置規制部３ａ及びパフォーマンスボードに対する位置規制部３ｂが形成された位置決め用テンプレートが、位置規制部３ａ，３ｂが形成された第１部分（メインプレート）と、前記第１部分に対し着脱自在な第２部分（サブプレート）とを有する。サブプレートを除いた後の孔部８ａや、サブプレートの孔部８ｆ、８ｇにパフォーマンスボードに実装された部品の一部が配置される。 （もっと読む）

【課題】 パフォーマンスボード反りを容易に防止できる半導体テスタ装置を実現する。
【解決手段】 検査対象ＩＣが装着されるＤＵＴソケットが一方の面に固定されるパフォーマンスボードを具備する半導体テスタ装置において、
前記パフォーマンスボードの他方の面に一方の面が接し前記ＤＵＴソケットに対向して設けられた受圧スペーサと、この受圧スペーサの他方の面に一方の面が接し前記パフォーマンスボードに着脱自在に設けられた受圧プレートとを具備したことを特徴とする半導体テスタ装置である。 （もっと読む）

【課題】本発明はメモリテストパターン合成方法，装置及びプログラムに関し，ＶＨＤＬの知識や回路設計スキルがなくても，メモリのデータシートやメモリテストシーケンスを用意すれば簡単にＶＨＤＬ記述のメモリテストパターンを作成できることを目的とする。
【解決手段】メモリテストパターン合成の対象とするメモリのピン情報，動作仕様，テストシーケンス及びアドレス情報の各データを設定して格納し，ピン情報，テスト用記述データ格納部の各データを解析してステート内の各信号の論理を決定した中間データを作成し，各コマンドやメモリのパラメータに対応したＶＨＤＬ回路データを格納したＶＨＤＬテンプレートを予め設け，中間データによりＶＨＤＬテンプレートのパラメータを設定し，ＶＨＤＬ記述のメモリテストパターンを合成するよう構成する。 （もっと読む）