【課題】低電力消耗、高速動作及び高集積化を具現できる階層的ビットライン構造及びデータ経路を有する半導体メモリ装置を提供することにある。
【解決手段】半導体メモリ装置において、同一ビットライン対を共有し動作的に区画された第１，２メモリセルクラスタと、前記第１，２メモリセルクラスタに連結されたワードラインにそれぞれ対応して連結され、前記ビットライン対とは異なったビットライン対を共有し、動作的に区画された第３，４メモリセルクラスタと、コラム選択信号に応じて前記第１ないし第４メモリセルクラスタに連結されたビットライン対のうち１つを共有センスアンプにスイッチングするためのコラムパスゲートと、を備える。 （もっと読む）

【課題】 １ポートメモリセルを使用しながら、余分な電力を消費してしまうことのない半導体集積回路を提供する。
【解決手段】 この半導体集積回路は、１組のビットラインとの間でデータの入出力を行うポートを有するメモリセルと、１組のビットラインを介してポートに接続された書込み／読出し回路と、１組のビットラインを介してポートに接続された読出し回路と、ＬＣＤパネルに供給すべきデータの読出しが行われていない場合に、ＣＰＵからの書込み要求又は読出し要求に基づくデータの書込み又は読出しが行われるように書込み／読出し回路を制御するＣＰＵ系制御回路２４と、ＣＰＵからの書込み要求又は読出し要求に基づくデータの書込み又は読出しが行われていない場合に、ＬＣＤパネルに供給すべきデータの読出しが行われるように読出し回路を制御する表示系制御回路２６とを具備する。 （もっと読む）