説明

Fターム[5B033CA00]の内容

機械語命令の実行 (2,093) | 命令アドレシング (120)

Fターム[5B033CA00]の下位に属するFターム

Fターム[5B033CA00]に分類される特許

1 - 3 / 3


【課題】命令コードの一部を電力モードを指定する用途に用いることなく、命令コード単位のきめ細かな電力制御を行うことが可能な低消費電力情報処理装置を提供することを課題とする。
【解決手段】論理アドレスを物理アドレスにアドレス変換するアドレス変換部30と、アドレス変換部30によって変換された物理アドレスが示す位置を参照することで命令コードを取得する命令取得部40と、命令取得部40によって取得された命令コードを解釈する命令解釈部42と、命令解釈部42によって解釈された命令を実行する命令実行部50と、電力制御を行う電力制御部60と、を備え、アドレス変換部30は、アドレス変換に加えて、アドレス変換された物理アドレスが示す位置に格納された命令コードに係る命令が実行される際に適用されるべき電力モードを前記電力制御部に指示する、情報処理装置とした。 (もっと読む)


命令を処理するマイクロプロセッサが提供される。前記マイクロプロセッサは、キャッシュ・ワード中に配置される、処理されるべき命令および/またはデータをキャッシュするキャッシュと、パディング・バイト(padd1、padd2)を導入することにより前記キャッシュのキャッシュ・ワード境界に関して所定の位置に命令を整列させる整列ユニットとを含む。前記パディング・バイト(padd1、padd2)の少なくとも1つは、前記命令のうちの1つの処理内で要求される静的データを含む。したがって、命令の整列に要求されるパディング・バイトは、これらのバイトが無駄にされず、利用可能なストレージ容量が効率的に使用されるように、命令の処理の際に必要とされるデータに利用されることが可能である。
(もっと読む)


ミスアラインデータアクセスの検出及び処理のためのデバイス、システム、及び方法。方法は、例えば、第1コンピューティングプラットフォームに適した第1フォーマットから第2コンピューティングプラットフォームに適した第2フォーマットに変換されたコードブロックの実行がもたらすミスアラインデータアクセスを検出する段階と、前記ミスアラインデータアクセスに従って前記コードブロックを修正する段階とを備える。

(もっと読む)


1 - 3 / 3