【課題】一部の入力信号のみが固定ビット長を超過しているような場合にも、情報の欠落を抑える。
【解決手段】高速フーリエ変換および逆高速フーリエ変換を行うための変換処理を固定ビット長の固定小数点演算で行う高速フーリエ変換装置（１０）において、変換処理を行う際の入力信号に、固定小数点演算を行うための固定ビット長を越えるビット長超過信号が含まれている場合には、入力信号に含まれているビット長超過信号に対して固定ビット長以内に収まるようにビット長の補正を行い、入力信号に含まれているビット長超過信号以外の信号に対してはビット長の補正を行わない部分データ補正部（１１、１２）を備える。 （もっと読む）

【課題】 マルチコアまたはマルチプロセッサ・システムにおいて、処理ループを投機的パイプライニングで高速化する際に、予測の誤差をシステム的に計算することによって、誤差の累積を減らすこと。
【解決手段】
マルチコアまたはマルチプロセッサ・システムの環境において、制御ブロックのループの個々の処理が、投機的パイプライニングの技法で、好適には個別のスレッドとして個別のコアまたはプロセッサに割り当てられる。この予測入力に基づく出力に対して、当該スレットの予測変数値を用いて、補正値が計算される。この補正値の計算は、予測変数値の一次微分係数の近似値としての勾配値として与えられる。シミュレーション・システムの場合一般的に、変数値は複数あるので、一次微分係数は、ヤコビ行列としてあらわされる。そこで、本発明では、その各々の成分が一次偏微分係数の近似値としての勾配値である行列をヤコビ行列と呼ぶことにする。すると、本発明において、補正値の計算は、このようにして定義されたヤコビ行列によって行なわれる。 （もっと読む）