【課題】複数のバッファを交互に切り替えて処理を行うデータ処理装置を含むパイプライン処理において、各パイプライン処理の間のロス時間を低減することができるデータ処理装置および画像処理装置を提供する。
【解決手段】データを記憶する複数のバッファ部と、複数のバッファ部を排他的に制御して、入力されたデータを、複数のバッファ部のいずれか１つのバッファ部に書き込むデータ書き込み制御部と、複数のバッファ部を排他的に制御して、出力するデータを、複数のバッファ部のいずれか１つのバッファ部から読み出すデータ読み出し制御部と、を備え、データ書き込み制御部は、入力されたデータの書き込みが完了したときに、データの書き込みが完了したことを表すデータ書き込み完了信号を出力し、データ読み出し制御部は、出力するデータの読み出しが完了したときに、データの読み出しが完了したことを表すデータ読み出し完了信号を出力する。 （もっと読む）

【課題】本発明は、シリアルに接続されているデバイス間を高速にデータ転送する画像処理装置に関する。
【解決手段】画像処理装置１は、ＣＰＵ２に制御される複数のＬＳＩ５ａ〜５ｃが、第２アービタ１３ａ〜１３ｃ搭載し、第２アービタ１３ａ〜１３ｃが、ＲＤＭＡＣ１７ａ〜１７ｃ、１８ａ〜１８ｃ、１９ａ〜１９ｃ、２０ａ〜２０ｃとＷＤＭＡＣ２１ａ〜２１ｃから第１アービタ１２ａ〜１２ｃを介してＥＮＤＰ１１ａ〜１１ｃへのデータ転送、ＲＯＯＴ１４ａ〜１４ｃの受信したデータのＥＮＤＰ１１ａ〜１１ｃへの転送、ＥＮＤＰ１１ａ〜１１ｃの受信したデータの第１アービタ１２ａ〜１２ｃ側への転送またはＥＮＤＰ１１ａ〜１１ｃの受信したデータのＲＯＯＴ１４ａ〜１４ｃへの転送を切り替えるとともに、圧縮伸長器２２ａ〜２２ｃによるデータの圧縮と伸長を、該データ転送の転送先と転送元及ＬＳＩ５ａ〜５ｃの接続位置情報に基づいて制御する。 （もっと読む）

【課題】通信のパフォーマンスを低下させることなく、ログの記録を行う情報処理装置、及び、情報処理方法を提供すること。
【解決手段】通信手段により送受信される通信データを格納する通信データ領域をメモリ上に設定する通信領域設定部と、前記通信手段に対し、前記通信データ領域の情報を通知する領域通知部と、前記通信手段により送受信信された通信データが格納された前記通信データ領域を、ログデータ領域に変更し、前記通信データをログデータとするログデータ領域設定部と、を有する情報処理装置。 （もっと読む）

【課題】データ転送時に発生するデータの書き込み完了通知及びデータの読み出し完了通知を抑制する。
【解決手段】情報処理システム９０には、情報処理装置１、情報処理装置２、及び共有部３が設けられる。情報処理システム９０では、情報処理装置１及び情報処理装置２の間の共有部３に設けられる共有メモリ３１を介して、情報処理装置１と報処理装置２の間のデータ転送を行っている。連続したデータ転送の場合、データ転送が終了後或いは所定回数のデータ転送が終了後に転送データの完了通知が送信される。 （もっと読む）

【課題】要求コマンドと、それに対する応答とが分離されていて、要求コマンドに対する応答を待つことなく、次々と要求コマンドを発行可能なバスにおいて、転送レートの最悪値を保証する必要のある要求源に対し、高い保証値を達成するデータ通信装置を提供する。
【解決手段】スピリット・トランザクションのプロトコルを用いるインタフェースを介してデータ転送を行うデータ通信装置において、DMACの設定情報から先行してメモリアクセス要求を発行し、対象DMACの正常及び異常終了により先行リードアクセスしていたデータを無効化する。 （もっと読む）

【課題】複数のブロック転送要求があっても、ＣＰＵの待ち時間を短縮することができるバッファ装置を提供する。
【解決手段】リード要求のリードアクセス対象領域がアクセス要求格納部１０に格納される各アクセス要求のアクセス対象領域と重なるか否かを照合して、リードアクセス対象領域がライト要求のライトアクセス対象領域と重なる場合、アクセス要求格納部１０から当該ライト要求が有するライトデータを取得してリードデータとしてＣＰＵ２へ返し、ＤＭＡ転送要求の転送元領域と重なる場合、当該ＤＭＡ転送要求に先行して当該リード要求を調停回路部１２へ発行し、ＤＭＡ転送要求の転送先領域と重なる場合、リードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換したリード要求を調停回路部１２へ発行する。 （もっと読む）

【課題】データを２つのメモリに転送しようとするとき、２回の転送を行わなければならなかった。
【解決手段】転送元装置からデータの転送を受けるべき第１の転送先装置及び第２の転送先装置の両アドレスが割り当てられているアドレスを指定することにより前記第１の転送先装置及び前記第２の転送先装置の両装置を選択する選択部と、前記転送元装置から前記データを前記選択された前記第１の転送先装置及び前記第２の転送先装置の両装置へ実質的に同時に転送する転送部と、を含む。 （もっと読む）

【課題】連続転送及びリアルタイム転送が確保されリアリティのある動画等の再生を保証することができるデータ処理方法及びデータ処理装置を提供する。
【解決手段】一つのＩｓｏｃサイクルにおいて、Ｉｓｏｃ転送モードにて転送されるＩｓｏｃパケットが格納される第１の格納メモリから読み出した受信用Ｉｓｏｃパケット３１を内部装置に転送するとともに、内部装置からの送信用Ｉｓｏｃパケット３１を第１の格納メモリに格納し、その送信用Ｉｓｏｃパケット３１をＩｓｏｃ転送モードにて外部機器に転送する。 （もっと読む）

【課題】小刻みなデータ転送の多発を防止して、データ転送効率を改善できるデータ転送装置を提供する。
【解決手段】データ転送装置（１０００）において、転送先デバイス（１２）は転送元デバイス（１１）にデータ（Ｄ）とアドレス（Ａ）が多重されたバス（２００）で接続され、メモリ（１３）は転送先デバイス（１２）に接続されて転送元デバイス（１１）から転送されたデータ（ＡＤ）を格納し、転送元デバイス（１１）は、転送先デバイス（１２）のデータ受信状況に応じてメモリ（１３）対するデータ（ＡＤ）の転送を制御する。 （もっと読む）

【課題】リアルタイムネットワークに接続されるノードで送受信されるデータ量が増大している状況下でも、リンクスキャンタイムの周期を増大させず、またＣＰＵにかかるデータ転送の負荷を増大させないデータ転送制御装置を得ること。
【解決手段】ＣＰＵ１１と、ＣＰＵ１１によって使用または生成されるデータを記憶するメインメモリ１２と、ネットワーク３０に接続されるノード１０ごとに設けられた格納領域に、ノード１０ごとのデータをリアルタイムに記憶するネットワーク用バッファメモリ１４と、所定の周期ごとに、ＣＰＵ１１を介さずにネットワーク用バッファメモリ１４と他のノードとの間のデータ転送処理を行うバッファメモリ用ＤＭＡコントローラ１５と、ノード１０ごとに設定された転送タイミングに基づいてＣＰＵ１１を介さずにメインメモリ１２とネットワーク用バッファメモリ１４との間でデータの転送を行うＤＭＡコントローラ１６と、を備える。 （もっと読む）

【課題】無駄な情報処理に伴う消費電力を削減することができる情報処理装置及び情報処理プログラムを提供する。
【解決手段】バッファ制御回路１６により、予め設定された量の特定画像情報が出力バッファ３０から出力された場合に出力完了信号を出力し、ＣＰＵ１８により、前記量を設定し、バッファ制御回路１６から出力完了信号が出力された場合に、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの情報の出力を停止するように制御する。 （もっと読む）

【課題】Ｉ／Ｏデバイスに対するデータ転送を直ちに開始させることができ、且つデータ転送性能を安定的に発揮することができる情報処理装置を提供すること。
【解決手段】メモリ１４の論理アドレスを物理アドレスに変換するアドレス変換テーブルをメインプロセッサ１４及びサブプロセッサ２４の間で共有するためのハードウェアを備えた情報処理装置において、サブプロセッサ２４の１つを、メモリ１４の論理アドレスを指定した転送要求を受け付ける手段、共有された前記アドレス変換テーブルを用いて、前記転送要求において指定された論理アドレスを物理アドレスに変換する手段、及び変換された物理アドレスに従ってメモリ１４に格納されたデータの転送処理を実行する手段として機能させる。 （もっと読む）

【課題】映像発信装置１で、ＤＳＰ１１とＣＰＵ１２との間の映像データの転送を効率化する。
【解決手段】アナログの映像をデジタルの映像データへ変換するＤＳＰと、デジタル化された映像データを格納するＤＳＰ側のメモリ１３と、メモリに格納された映像データを取得して発信するＣＰＵを有する。メモリには、ＣＰＵへ次に転送すべき映像データが格納される先頭アドレスを含む指定情報を格納する指定情報格納領域と、映像データ格納領域を設ける。ＤＳＰ側転送処理手段は、メモリの指定情報格納領域に指定情報を格納し、指定情報により指定される映像データ格納領域のアドレス位置に次に転送すべき映像データを格納し、ＣＰＵ側転送処理手段は、メモリに格納された指定情報により指定される映像データ格納領域のアドレス位置から格納された映像データを取得する。 （もっと読む）

【課題】疎結合マルチプロセッサ構成の制御装置におけるプロセッサ間通信方法において、プロセッサ間で大量のデータを高速に通信することを可能にする。
【解決手段】プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。転送データの書き込み完了は、OS等が持っている解放系同期基本操作を行ったタイミングでそれとみなす。次に、転送データの読み込みに先立って、プロセッサ１ａのブロック転送命令あるいはDMAで、共有メモリSMから転送先ローカルメモリLMにまとめて転送を行う。転送データの読み込み開始は、OSの獲得系同期基本操作を行ったタイミングでそれとみなす。 （もっと読む）

【課題】ＤＳＰサブシステムでは、ＤＳＰコアには処理部での処理動作以外に、データ転送指示のためのＤＭＡＣの動作制御を行う必要があるため、処理速度向上の負荷となっており、高速化の妨げとなっている。
【解決手段】ＤＳＰコア１１は処理を完了している最終データのアドレスを出力する処理アドレス出力回路１２を有する。ＤＭＡＣ１３は出力回路１２からのアドレスを一定間隔で監視しており、これが入力バッファ１４のメモリ領域＃２の先頭のアドレスに達したときは、ＤＭＡＣ１３がバスアービタ１５を制御して入力バッファ１４のメモリ領域＃１の先頭から新規データを書き込み始める。これと同時に、メモリ領域＃３の先頭から処理データを読み出す。ＤＳＰコア１１は処理データの読み出し、処理のためのデータ書き込みをＤＭＡＣに指示する必要はなく、ＤＳＰコア１１の負荷を軽減できる。 （もっと読む）

【課題】 ホストコンピュータにおけるメモリ間コピーを廃してメモリの使用効率を向上する。
【解決手段】 ヘッダ処理部４３が、受信した各パケットをヘッダ部と本体データ部とに分離する。アダプタメモリ１２が、各パケットを蓄積する。パケット再構成処理部４４が、複数パケットの各ヘッダ部に基づいて新たなヘッダを作成し、新たなヘッダ、およびアダプタメモリ１２に蓄積されている複数の本体データ部の各格納位置を示す複数の位置情報４０を、ホストコンピュータ２に通知する。ＤＭＡ制御部１３が、ホストコンピュータ２において位置情報４０を用いて作成された転送指示に基づいて、アダプタメモリ１２から複数の本体データ部を読み出してホストコンピュータ２に転送する。 （もっと読む）

【課題】データ転送の処理を効率よく行なうことが可能なデータ転送装置を提供することを目的とする。
【解決手段】ホストコンピュータ４０Ａから送信される比較対象となるサーチデータに応じたサーチデータをディスク３５Ａから検索して転送するチャネルアダプタ２０Ａにおいて、データ検索を行うためのディスクリプタを生成するＣＰＵ２２と、ホストコンピュータ４０ＡからのサーチデータおよびＭＰＵ２２によって生成されるディスクリプタを記憶するメモリ２１と、メモリ２１が記憶するディスクリプタを順番に１つずつ読み出すとともに、ディスクリプタに基づいてメモリ２１のサーチデータとディスク３５Ａのサーチデータを読み出して比較し、ディスクリプタの比較条件に応じたディスク３５Ａのサーチデータをホストコンピュータ４０Ａに転送するＤＭＡチップ１０と、を備える。 （もっと読む）

【課題】ソフトウエア駆動型セキュリティモデルでは、その実行時にしばしば不安定になり、より多くの処理が必要になる。
【解決手段】処理ユニットを複数のモードのうち一つ以上のモードに設定する方法および装置を開示する。その装置は、ローカルメモリ１０４と、そのローカルメモリ１０４との間での情報の伝送を可能にするバスと、そのローカルメモリ１０４に動作可能に接続される一つ以上の演算処理ユニットと、その装置をその複数の動作モードに設定するセキュリティ回路とを備える。その複数の動作モードは、装置および外部装置がバスを介してメモリとの間での情報の転送を開始できる第１のモードと、装置および外部装置がバスを介してメモリとの間での情報の転送を開始できない第２のモードと、装置がバスを介してメモリとの間での情報の転送を開始できるが、外部装置はバスを介してメモリとの間での情報の転送を開始できない第３のモードとを含む。 （もっと読む）

【課題】 高機能かつ高性能のダイレクトメモリアクセス転送を、回路規模を増大することなく実現する。
【解決手段】 メモリバスに接続されたメモリ２と、メモリ２との間でデータ転送可能な複数のダイレクトメモリアクセスデバイス１０１、１０２と、に接続されるダイレクトメモリアクセス装置であって、複数のプログラムカウンタ３０１〜３０３と、複数のプログラムカウンタから１つを選択するプログラムカウンタ選択部４と、命令を格納し、選択されたプログラムカウンタが示すアドレスから命令を出力する命令メモリ５と、命令メモリ５から出力された命令に応じて、ダイレクトメモリアクセスデバイスとメモリ間のデータ転送を実行するデータ転送実行部７と、命令メモリ５から出力された命令の内容に対応した転送要求がダイレクトメモリアクセスデバイスから出力されていない場合、データ転送実行部７のデータ転送を抑制する転送抑制部８０４と、を備える。 （もっと読む）