Fターム[5B083CE00]の内容
計算機における入出力系RAS (2,172) | 手段(使用装置) (55)
Fターム[5B083CE00]の下位に属するFターム
CPU(プロセッサ) (28)
主メモリ (2)
SVP(サービスプロセッサ) (17)
コンソール (5)
制御パネル (2)
バッテリー
Fターム[5B083CE00]に分類される特許
1 - 1 / 1
試験装置及びその方法
【課題】本発明は、PCIバスを実装するコンピュータ製品の評価試験として、PCI信号のネゴシエーションが失敗した場合におけるRAS試験を確実に行うことができるようにする技術の提供を目的とする。
【解決手段】PCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する設定手段と、リセット信号の変化位置を検出する検出手段と、検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってPCIバスネゴシエーション信号を変更する変更手段とを備えるように構成する。
(もっと読む)
1 - 1 / 1
[ Back to top ]