【課題】本発明はＴＯＥとＩＰｓｅｃを用いたｉＳＣＳＩデータ加速装置及びこれを用いたｉＳＣＳＩ記憶システムに関する。
【解決手段】本発明はＩ／Ｏプロセッサ１０５と、ＴＯＥ（ＴＣＰ／ＩＰ Ｏｆｆｌｏａｄ Ｅｎｇｉｎｅ）コントローラ１０８と、ＩＰｓｅｃコントローラ１０９を一つの内部ＰＣＩバス１０７を通じて連結し、メモリ１０６を上記Ｉ／Ｏプロセッサに装着したハードウェア構造のデータ加速装置１１０を具現化し、ｉＳＣＳＩ記憶システムのホストＣＰＵの代わりに上記データ加速装置が、複雑で処理時間が長いＴＣＰ／ＩＰプロトコル処理及びＩＰｓｅｃプロトコル処理を遂行するようにすることにより、ホストＣＰＵの負荷を軽減させつつ、高速データ入出力及びデータ保護を可能とする。 （もっと読む）