説明

Fターム[5B176EC00]の内容

ストアードプログラム (10,932) | デバッグ、開発支援システム (850)

Fターム[5B176EC00]の下位に属するFターム

Fターム[5B176EC00]に分類される特許

1 - 2 / 2


【課題】検証対象の仕様変更に合わせてテストシナリオの優先順位を再計算することで、再検証に必要となるテストシナリオを絞り込むことができ、検証作業の効率化および設計期間の短縮化を図ること。
【解決手段】検証支援装置100は、検証対象の仕様の変更前および変更後の仕様書M1,M2を用いて、変更後の仕様書に含まれる複数の仕様項目の中から変更箇所を特定し、特定された変更箇所のうち一の仕様項目を選択し、変更後の仕様書M1に含まれる仕様項目に関する遷移グラフを参照して、選択された一の仕様項目を起点として遷移元となる仕様項目を順次辿ることにより、仕様変更により影響を受ける範囲を探索し、探索された範囲を示す影響範囲グラフを出力する。 (もっと読む)


【課題】 集積回路(IC)ダイ素子が積層されたハイブリッド型の再構成可能なプロセッサモジュールを提供する。
【解決手段】 本明細書に開示する一実施形態に係る再構成可能なプロセッサモジュールは、薄いマイクロプロセッサダイ素子、メモリダイ素子および/またはFPGAダイ素子が積層され、ダイの厚み方向に貫通しているコンタクトによりこれらのダイ素子が相互接続される構造を持つとしてもよい。このようなプロセッサモジュールは、マイクロプロセッサとFPGA間でのデータ共有化速度を大幅に上げることができ、完成アセンブリの歩留まりを改善すると同時に完成アセンブリの製造コストを削減するという効果を奏する。 (もっと読む)


1 - 2 / 2