実施の形態に係る自己修復型電界効果トランジスタ（ＦＥＴ）装置は、各々がヒューズリンクを有する複数のＦＥＴセルを含む。ヒューズリンクは、対応するセルにおける高電流イベント時に飛ぶように調節される。 （もっと読む）

半導体デバイスは、導電層から形成された少なくとも３つの導電配線（２０２、２０４、２０６）に結合された少なくとも１つのトランジスタ（Ｔ１）を有する第１の回路部分（２００Ａ）を含む。３つの導電配線のうちの１つ（２０４）は前記少なくとも１つのトランジスタの制御端子を形成する。また、第２の回路部分（２００Ｂ）は、少なくとも２つのトランジスタ（Ｔ３−Ｔ６）を含む。該少なくとも２つのトランジスタの各々は、同一の導電層から形成された導電配線（２３４、２３６、２３８、２４０）によって形成された制御端子を有する。第１の回路部分の前記３つの導電配線は、第２の回路部分の導電配線群と同一のピッチパターンを有する。
（もっと読む）

半導体デバイス・ヒューズ（１００）は、金属層（１０５）および金属層をヒューズ層（１１５）に電気的に結合する第１の半導体層（１１０）を含む。ヒューズ層は、金属層から間隔を置いて配置されている。この半導体デバイス・ヒューズは、さらにヒューズ層とともにブロー接合インターフェイス（１２５）を形成する第２の半導体層（１２０）を含む。ブロー接合インターフェイスは、第２の半導体層を通じてヒューズ層に所定の電力が伝送されるときに、開放回路を形成するように構成されている。
（もっと読む）

【課題】 電界効果トランジスタの特性の正確なシミュレーションを可能とする電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体を提供する。
【解決手段】 電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行うための電界効果トランジスタモデルにおいて、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタのゲート抵抗として接続する。 （もっと読む）