説明

Fターム[5F083AD52]の内容

半導体メモリ (164,393) | DRAM (5,853) | キャパシタ (3,513) | プレート電極 (218) | 印加電圧(Vss、Vcc、Vcc/2以外) (2)

Fターム[5F083AD52]に分類される特許

1 - 2 / 2


【課題】 新たなメモリセルの選択方式を導入することによって、上述した諸問題を解決し安価なDRAMを提供することである。さらには、本選択方式は、その他のDRAMセル、あるいはスタティック・ランダムアクセスメモリ(SRAM)の高性能化にも寄与する。
【解決手段】 アレーを構成する行線Xと列線Yの交点にメモリセルMCが接続され、該1個のメモリセルは行線Xと列線Yで制御され、行線Xと列線Yのそれぞれにパルス電圧が印加されることによって該メモリセルMCが選択されてデータ線DLと信号の授受を行う。 (もっと読む)


【課題】 データ保持時間を長くしつつセル電流を向上した半導体装置を提供することを目的とする。
【解決手段】 埋め込み絶縁膜101を有する半導体基板100の埋め込み絶縁膜101上に、フローティングウェル領域102とフローティングウェル領域102を挟むソース/ドレイン領域103と、フローティングウェル領域102内に設けられたトレンチ106a内部にゲート絶縁膜105を介して形成されたゲート電極106とを備えることにより、ソース/ドレイン領域103の不純物イオン濃度を低濃度に保ちリーク電流を抑えてデータ保持時間を長くしつつセル電流を向上する。 (もっと読む)


1 - 2 / 2