【課題】通常のＣ−ＭＯＳＦＥＴ回路との整合性、混載可能性を保ちつつ安定した動作で、不揮発な再構成可能論理回路を構築することが可能なスピンＭＯＳＦＥＴを備えた半導体装置を提供することを可能にする。
【解決手段】半導体基板と、半導体基板に離間して形成された第１ソース領域１２および第１ドレイン領域１４と、第１ソース領域と第１ドレイン領域との間に設けられる第１チャネル領域と、第１チャネル領域上に形成された第１ゲート絶縁膜と、ゲート絶縁膜上に形成された第１ゲート電極１８と、第１ソース領域上に形成され第１方向に磁化容易軸を有する強磁性層を含む第１ソース電極Ｍ_ｓ１と、第１ドレイン領域上に形成され第１方向に対して０度より大きく１８０度未満の角度をなす第２方向に磁化した強磁性層を含む第１ドレイン電極Ｍ_ｄ１と、第１ドレイン領域上に第１ドレイン電極と離間して形成され第２方向と略反平行な方向に磁化した強磁性層を含む第２ドレイン電極Ｍ_ｄ２と、を備えている。 （もっと読む）

【課題】 信頼性高く不揮発記憶を書き込めるようにする。非記憶と不揮発記憶の両方、一時記憶(揮発記憶)と不揮発記憶の両方を一つの回路で行い得るようにする。
【解決手段】 前段回路の情報を状態検地強調回路Aを介して本段回路に書き込む。制御信号V selectがL、即ち/V selectがHの時、回路Aでは小電圧のVcc0とVss0が選択され、これが前段回路に印加される。この時、本段回路のn-Tr2のゲート-p型基板端子間には0V以上Vcc0-Vss0以下の電位しか印加されないのでオフとオンの判別が可能な程度にチャネル抵抗は変化するが十分な不揮発記憶書き込みを行うほどではない。V selectがH、即ち/V selectがLに変わると、回路Aでは大電圧のVcc3とVss3が選択され、これが前段回路に印加される。V selectがHになる直前のVnの論理がHならば、n-Tr2には不揮発オン状態の書込が行われ、p-Tr2には不揮発オフ状態の書込が行われる。 （もっと読む）

【課題】 情報の保持時間を確保できる半導体メモリを提供する。
【解決手段】 半導体メモリは、第１面を有する半導体基板１を有する。第１絶縁膜４ａは、第１面上に設けられ、第１面と離れた位置に第１面内の第１方向に広がりを持つ溝１１を有する。第２絶縁膜４ｂは、溝の開口を塞ぐように第１絶縁膜上に形成される。複数の微粒子１２が、溝内に設けられる。ゲート電極Ｇ１は、溝の上方において第２絶縁膜上に設けられる。チャネル領域は、溝の下方の半導体基板の表面に設けられ、溝の第１方向における長さより短い第１方向における長さを有する。１対のソース／ドレイン領域Ｓ／Ｄが、チャネル領域を挟むように半導体基板の表面に設けられる。 （もっと読む）

【課題】 ゲート容量可変の電界効果トランジスタを用いた不揮発性メモリの消費電力と読み出しエラーとを低減する。
【解決手段】 シリコン基板１０１上にソース領域１０４とドレイン領域１０５を形成すると共にソース領域１０４とドレイン領域１０５とに挟まれた領域上に順次、絶縁膜１０２ａ、ＰＣＭＯ膜１０２ｂ、ゲート電極１０３を積層して、電界効果トランジスタ１とする。ＰＣＭＯ膜１０２ｂに印加する書き込み電圧の電圧値を変えることによってデータを書き込み、ＰＣＭＯ膜１０２ｂに読み出し電圧を印加し、ドレイン電流を検出することによってデータを読み出す。
（もっと読む）

【課題】電源電圧を印加しなくてもデータを記憶できる不揮発性メモリ回路及び不揮発性メモリ装置に関し、書き込み・読み出しを最適に行なえる不揮発性メモリ回路及び不揮発性メモリ装置を提供することを目的とする。
【解決手段】本発明は、不揮発性メモリ回路であって、第１又は第２のビット線に印加される電圧により不可逆的に内部回路を劣化させてデータを不揮発的にラッチするフリップフロップと、フリップフロップの第１の出力端子と前記第１のビット線との間に接続された第１スイッチと、フリップフロップの第１の出力端子と第１のビット線との間に接続された第２スイッチと、フリップフロップの第１の出力端子の出力を反転した出力を行なう第２の出力端子と第２のビット線との間に接続された第３スイッチと、フリップフロップの第２の出力端子と第２のビット線との間に接続された第４スイッチとを有することを特徴とする。 （もっと読む）