【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】スプリットゲート型の不揮発性半導体記憶装置において、読み出し速度と消去速度を向上させること。
【解決手段】不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向し全体がその上面ＦＵＳよりも上に位置する消去ゲート１０と、を備える。フローティングゲート３の上面ＦＵＳは、対向する第１辺ＦＥ１と第２辺ＦＥ２を含む。消去ゲート１０の底面ＥＢＳは、第１辺ＦＥ１と第２辺ＦＥ２との間の上面ＦＵＳよりも第１辺ＦＥ１及び第２辺ＦＥ２に近い。 （もっと読む）

【課題】スプリットゲート型の不揮発性半導体記憶装置において、消去ゲートと対向するフローティングゲートの鋭角部をより尖らせること。
【解決手段】不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、を備える。フローティングゲート３の側面は、対向する第１側面ＦＳＳ１と第２側面ＦＳＳ２を含む。第１側面ＦＳＳ１と第２側面ＦＳＳ２の間隔は、上面ＦＵＳから半導体基板１側に向かうにつれて狭くなる。 （もっと読む）

【課題】特性バラツキを低減し、動作信頼性を向上出来る半導体装置及びその製造方法を提供すること。
【解決手段】 メモリセルＭＴと、第２素子分離領域によって互いに電気的に分離された第２半導体領域上に形成された抵抗素子と、前記第２素子分離領域直下に形成された第３半導体領域４７とを具備し、抵抗素子は、前記第２半導体領域１０上に第３絶縁膜６０を介在して形成された導電体層１２と、前記導電体層１２の両端に電気的に接続された第１電極１４、１５及び第２電極１４、１５と、前記第１、第２電極１４、１５を電気的に分離する電極分離領域４４とを備え、前記電極分離領域４４に隣接する前記第２素子分離領域は表面に凹部３８を有し、前記第３半導体領域４７は、前記第１導電型と逆導電型の第２導電型を有し、前記第２素子分離領域の前記凹部３８直下に設けられている。 （もっと読む）