【課題】トランジスタの閾値電圧のバックゲート電圧依存性を低減することができる。
【解決手段】半導体装置１００は、基板（例えば、Ｐ型半導体基板３）と、基板に形成され素子形成領域１を他の領域と分離する素子分離領域２と、を有している。更に、素子形成領域１上に形成されたゲート電極４を有し、ゲート電極４は、素子分離領域２において素子形成領域１を介して互いに対向する第１及び第２領域２ａ、２ｂの上にそれぞれ延伸している。更に、ゲート電極４を基準としてチャネル長方向Ｄに相互に離間するように素子形成領域１に形成された一対の拡散領域（例えば、Ｎ型拡散領域５）を有する。第１領域２ａ及び第２領域２ｂの上面の少なくとも一部分ずつは、素子形成領域１の上面よりも下に、チャネル幅Ｗの５％以上の深さに凹んでおり、それら凹み７内にもゲート電極４の一部分ずつが存在している。 （もっと読む）

【課題】ＭＯＳトランジスタのドリフト領域面におけるキャリア蓄積層が制御されるように構成された半導体装置及びその製造方法を提供すること。
【解決手段】ｐ型基板１と、ｐ型基板１上に形成されたｎ型ウェル６と、ｎ型ウェル６に形成されたｐボディ領域１８と、ｐボディ領域１８に形成されたｐ＋型ソース領域２７及びｎ＋型ソース領域２５と、ｎ型ウェル６に形成されたｎ＋型ドレイン領域２６と、ｐボディ領域１８とｎ型ウェル６との上部に形成されたゲート電極である導電性ポリシリコン層１５とを備えている。ゲート電極１５の直下には、厚みの異なる反転層制御用ゲート酸化膜（第１ゲート酸化膜）１４と蓄積層制御用ゲート酸化膜１２とを有し、膜厚が厚い蓄積層制御用ゲート酸化膜１２の下面は、ｎ型ウェル６上に、反転層制御用ゲート酸化膜１４と同一面に形成されている。 （もっと読む）

【課題】パンチスルーの発生を抑制すると共に、ソース、ドレインの寄生容量を低減できるようにした半導体装置及びその製造方法を提供する。
【解決手段】凹部１３が形成された半導体基板１と、凹部１３の底面上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート電極５と、ゲート電極５とその直下６とを含む領域の両側の半導体基板１にそれぞれ形成された第１導電型のＳ／Ｄ層７と、半導体基板１に形成された第２導電型のハロー層９と、を備え、Ｓ／Ｄ層７は、凹部１３の直下の領域に形成された低濃度の第１不純物層７ａと、凹部１３の側面に隣接する領域に形成された高濃度の第２不純物層７ｂと、を有し、ハロー層９は、第１不純物層７ａの直下の領域に形成され、且つ第２不純物層７ｂの直下の領域には形成されていない。 （もっと読む）

【課題】特性バラツキを改善でき、電流駆動能力を向上できる微細化に適した半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板と、前記半導体基板から突き出し、前記半導体基板上の幅が前記半導体基板中の幅よりも狭い素子分離と、前記素子分離に挟まれた半導体基板部分上に形成された半導体層と、前記半導体層に形成されたＭＯＳＦＥＴとを具備する。 （もっと読む）

【課題】 簡便な方法で製造することができ、しきい値電圧が適正な範囲に設定された半導体装置を提供する。
【解決手段】 第一の発明の半導体装置は、相補型であり、半導体基板、ｐ型半導体装置およびｎ型半導体装置を具備する。ｐ型半導体装置は、半導体基板上のｎ型半導体層と、ｎ型半導体層上面に形成され、ｎ型半導体層上面から下方に向けてｐ型ドーパントが補誤差関数で分布するｐ型ドーパント拡散領域と、ｐ型ドーパント拡散領域上に形成され、Ｈｆを含む第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成され、ｐ型半導体化合物を有する第１のゲート電極と、ｐ型ドーパント拡散領域をゲート長方向に挟み、ｐ型ドーパント拡散領域に比して深くｎ型半導体層上面に形成された第１のソース・ドレイン領域と、を備えることを特徴とする。 （もっと読む）