【課題】低オン抵抗かつ高耐圧で高速スイッチング可能な半導体装置をキャリアのライフタイムコントロールの為の格子欠陥を形成していない半導体基板で実現する。
【解決手段】Ｐ型Ｓｉからなる基板１の表面部に形成されたＮ型不純物層であるリサーフ領域２と、Ｐ型不純物層であるベース領域３と、高濃度のＮ型不純物層であるエミッタ／ソース領域８と、リサーフ領域２内に形成された低濃度のＰ型不純物層であるコレクタ領域４と、コレクタ領域４に隣接して形成され別断面に位置する高濃度のＮ型不純物層であるドレイン領域と、高濃度のＰ型不純物層であるベース接続領域１０と、ゲート絶縁膜６と、ゲート電極７とからなる横型ハイブリットＩＧＢＴにおいて、コレクタ領域４が別断面に位置するドレイン領域よりも浅く形成されている。 （もっと読む）

【課題】寄生バイポーラトランジスタの動作の抑制と二重拡散型ＭＯＳトランジスタのオン抵抗の低減とを好適に両立することのできる半導体装置及びその製造方法を提供する。
【解決手段】シリコンに対する固溶限度のより高いボロンとより低いインジウムとの２つのＰ型不純物をボディ領域１０に拡散するとともに、そのボディ領域１０のソース拡散層１２ａ近傍の部位におけるインジウムの濃度比を該ボディ領域１０の他の部位に比して高くする。これにより、未固溶のインジウムをシリコン格子間に残留させてボディ領域１０内のキャリアのライフタイムを短縮して寄生バイポーラトランジスタの動作を抑制するとともに、ボディ領域１０とソース拡散層１２ａとのＰＮ接合における横方向急峻性を向上してＤＭＯＳトランジスタのオン抵抗を低減する。 （もっと読む）

【課題】 より確実且つ容易に高耐圧を実現できる半導体装置及びその製造方法を提供すること。
【解決手段】 第１の窒化物半導体からなる第１の層と、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、前記第２の層の上に設けられたソース電極と、前記第２の層の上に設けられたドレイン電極と、前記第２の層の上に設けられたゲート電極と、前記ソース電極と前記ドレイン電極と前記ゲート電極の少なくともいずれかに接続され、少なくとも一部が前記第１の層に接して設けられたｐ型ポリシリコン層と、を備えたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】ソフトエラーレートを向上させる電界効果トランジスタを提供すること
【解決手段】本発明による電界効果トランジスタ１は、第１の空洞５１を有する基板１０と、ゲート電極４０と、拡散層６０とを備える。ゲート電極４０及び拡散層６０は、基板１０の表面に平行な面ＸＹにおいて、第１の空洞５１を囲むように形成される。チャネル領域７０は、第１の空洞５１の側面に位置し、基板１０の表面に対して略垂直に形成される。 （もっと読む）