説明

Fターム[5F173AA50]の内容

半導体レーザ (89,583) | 半導体レーザの構造(垂直共振器を除く) (3,926) | 横方向の閉じ込め、狭窄のための構成 (808) | 埋込み半導体層の構造 (725) | 電流狭窄のための特性 (596) | 他の電流障壁特性(ヘテロバリア等) (18)

Fターム[5F173AA50]に分類される特許

1 - 18 / 18


【課題】逆方向のESDに対する耐性を十分に向上させる半導体レーザ素子を提供する。
【解決手段】半導体レーザ素子1は、基準軸Aに沿って延在する活性領域13と主面P1とを有する半導体積層10と、基準軸Aに交差する第1の端面E1及び第2の端面E2と、主面P1に設けられた第1の溝24及び第2の溝25とを備える。第1の溝24及び第2の溝25は、基準軸Aに沿って延在している。活性領域13は、基準軸Aの方向から見て第1の溝24と第2の溝25との間に設けられている。第1の溝24の一の端面E3と他の端面E4とは第1の端面E1及び第2の端面E2の間にある。第2の溝25の一の端面E5と他の端面E6とは第1の端面E1及び第2の端面E2の間にある。 (もっと読む)


【課題】リーク電流を低減することができる構成を備えた半導体素子を提供することを目的とする。
【解決手段】半導体レーザが、P型InP基板1と、P型InP基板1に、P型InPクラッド層2と、AlGaInAs歪量子井戸活性層3と、N型InPクラッド層4と、P型InP埋込み層5と、N型InP埋込み層6と、P型InP埋込み層7と、N型InP層8と、N型InPコンタクト層9と、SiO絶縁膜10と、N型電極11と、P型電極12とを備えている。半導体レーザが、N型InGaAsP層21を備える。 (もっと読む)


【課題】 InP基板を用いたSI−BH構造において、メサと埋込層との間のInGaP障壁層のGa組成比が大きくなると、伝導帯のポテンシャル障壁は高くなるが、格子不整合が大きくなってしまう。AlGaInAsは、価電子帯にポテンシャル障壁を形成しないため、正孔のリークを防止することができない。
【解決手段】 半導体基板の上に、活性層と上部クラッド層とを含むメサ構造体が形成されている。メサ構造体の両側に、半導体埋込層が形成されている。メサ構造体の側面と、半導体埋込層との間に障壁層が配置されている。障壁層は、第1の層と第2の層とを含む。第1の層の価電子帯上端の正孔のエネルギ準位が、上部クラッド層及び第2の層の価電子帯上端の正孔のエネルギ準位のいずれよりも高い。第2の層の伝導帯下端の電子のエネルギ準位が、上部クラッド層及び第1の層の伝導帯下端の電子のエネルギ準位のいずれよりも高い。 (もっと読む)


【課題】活性層の両側を流れるリーク電流を低減することでレーザの特性を向上できる半導体光素子を提供する。
【解決手段】半導体光素子51は、半導体基板2n上に設けられた第一クラッド層3n、活性層5、及び第二クラッド層7pを含むメサストライプ部20Aと、メサストライプ部20Aの側面を埋め込むように設けられ、電子及び正孔のうち少なくとも一方を捕獲する作用を有する不純物がドープされた電流ブロック層9と、メサストライプ部20Aと電流ブロック層9との間に設けられたn型半導体中間層11A及びp型半導体中間層10Aと、を備え、p型半導体中間層10Aはメサストライプ部20Aの側面に接しており、n型半導体中間層11Aはp型半導体中間層10Aと前記電流ブロック層9との間に設けられていることを特徴とする。 (もっと読む)


【課題】利得飽和レベルが高く波形歪みが小さい優れた素子特性を実現しかつ長期信頼性を有する半導体光増幅器を得る。
【解決手段】半導体光増幅器を、第1導電型の半導体基板21と、半導体基板21の一部および半導体基板21上に形成された活性層22および第2導電型のクラッド層23の各層からなり所定の幅を有するリッジメサと、このリッジメサの両側面に接するようにそれぞれ設けられた高抵抗の電流ブロック層24と、半導体基板21上で前記リッジメサに略平行方向に延在しかつ光導波方向に対して直交方向に周期的に配置された複数の半導体層からなるDBR層25と、半導体基板21で活性層22が形成された面とは反対側の面上に設けられた第1電極26と、第2導電型のクラッド層23上に設けられた第2電極27と、で構成する。 (もっと読む)


【課題】 高温時におけるキャリアのリークの増加を抑えつつ活性層へのキャリアの閉じ込め効果を向上可能な半導体光素子を提供することを目的とする。
【解決手段】 半導体光素子1は、第1導電型の半導体基板10上に設けられており活性層30を含む半導体メサ部2と、半導体メサ部2の活性層30の側面上に設けられており半導体メサ部2を埋め込む第2導電型の第1埋め込み層60aと、第1埋め込み層上に設けられた第1導電型の第2埋め込み層60bと、第1埋め込み層60aと半導体メサ部2の活性層30との間に設けられたキャリア漏れ防止層50と、を有し、キャリア漏れ防止層50は第1埋め込み層60aのバンドギャップエネルギーより大きいバンドギャップエネルギーを有する。
(もっと読む)


【課題】結晶への水素の混入が抑制された半導体デバイスを提供する。
【解決手段】エピ構造1では、下部n型半導体層19、III−V族化合物半導体層21、上部n型半導体層23の順に積層されている。このような構成により、III−V族化合物半導体層21を主面両側で囲んでいる下部n型半導体層19および上部n型半導体層23は、半導体デバイスの種々の製造工程において水素がIII−V族化合物半導体層21に混入することを抑制するためのいわゆる保護膜として作用することができる。このように、半導体デバイスの製造工程において水素がIII−V族化合物半導体層21に混入することを抑制することにより、結晶性に優れたIII−V族化合物半導体層21を実現できるため、当該III−V族化合物半導体層21を有する高性能および高品質な半導体デバイスを製造することが可能となる。 (もっと読む)


【課題】発光効率を高めることができる半導体発光素子を提供すること。
【解決手段】基板1上に形成された第1導電型AlGaInPクラッド層4と、第1導電型AlGaInPクラッド層4上に形成されたAlGaAs多重量子井戸活性層5と、AlGaAs多重量子井戸活性層5上に形成された第2導電型AlGaInPクラッド層7とを有し、第2導電型AlGaInPクラッド層7とAlGaAs多重量子井戸活性層5との間に、第2導電型AlGaInPクラッド層7のIn組成比よりもIn組成比が低い(AlxGa1-xyIn1-yP拡散抑制層6(0≦x≦1、0≦y≦1)が形成されていることを特徴とする半導体発光素子。 (もっと読む)


【課題】所望の格子定数をもった高品質な光半導体素子を得る。
【解決手段】n−GaAs基板1上にInGaPバッファー層3を導入して擬似的に3元基板を作製し、該擬似3元基板上に成長温度550℃で成長したn−InGaAs層4、成長温度680℃で成長したn−InGaAs層5、InGaAs/InGaAs量子井戸層6を形成した。 (もっと読む)


【課題】 シリコン基板上のレーザを実現する際に、シリコン導波路上に化合物半導体を接着する方法がある。電流注入によるレーザ発振実現が必須であるが、シリコン化合物半導体接着面にアモルファスが形成されるため、シリコン導波路を通して化合物半導体に直接電流注入することは難しい。また、導波路近傍に電極を形成し電流を注入しても、シリコン導波路付近に電流は注入されないため、シリコン導波路を導波するレーザ発振は実現されない。
【解決手段】 シリコン導波路の横から電流注入し、かつ電流をシリコン導波路近傍に集中する構造を化合物半導体に形成することにより解決される。具体的な方法は以下の2つである。1つ目は化合物半導体にトンネルジャンクション構造を形成する方法、2つ目は化合物半導体に横方向P-I-Nジャンクションを形成する方法である。 (もっと読む)


【課題】電流阻止能力を向上するとともに、電流阻止層上の層の成長に及ぼす影響を低減できるIII−V族窒化物半導体レーザ素子を提供する。
【解決手段】III−V族窒化物半導体レーザ素子100は、n型基板101と、下部半導体層と、活性層106と、上部半導体層と、電流阻止層115とを備えている。下部半導体層は、n型基板101上に形成された第1導電型の層である。活性層115は、下部半導体層上に形成されている。上部半導体層は、活性層106上に形成された第2導電型の層である。電流阻止層115は、上部半導体層および下部半導体層の少なくともいずれか一方の中に配置されるとともに、開口部115aが形成されている。電流阻止層115は、i−AlxGa(1-x)N層とi−InyAlzGa(1-y-z)N層とが交互に積層されてなるとともに、i−AlxGa(1-x)N層は2層以上形成され、0.3<x≦1、0≦y≦1、z<x、0≦z<1であることを特徴としている。 (もっと読む)


【課題】高いスロープ効率を有し、低消費電力(低閾値電流)動作が可能な半導体レーザ素子を提供する。
【解決手段】発振波長λの半導体レーザ素子の本体100上にはp側電極115が形成されている。p側電極115の第1の電極層115aは、nEFF−nE1≧1、d≧λ/(4πk)の関係を満たし、p側電極115の第2の電極層115bは、nEFF−nE2<1、d<λ/(4πk)の関係を満たす。nEFFは本体100の発振波長λの光の実効屈折率、nE1は第1の電極層115aの発振波長λの光の実効屈折率、dは第1の電極層115aの厚み、kは第1の電極層115aの発振波長λの光の消衰係数、nE2は第2の電極層115bの発振波長λの光の実効屈折率、dは第2の電極層115bの厚み、kは第2の電極層115bの発振波長λの光の消衰係数である。 (もっと読む)


【課題】端面窓構造を有する780nm帯赤外半導体レーザを、特性を劣化させることなく、安定して製造することを目的とする。
【解決手段】赤外半導体レーザ装置において、従来のAlGaAsより無秩序化しやすいAlGaInPを障壁層に用いることで、Zn拡散領域内の活性層103へのZn拡散が促進され、無秩序化による端面窓構造を形成するのに要する時間を短縮できるとともに、p型GaInPエッチング停止層105の平均組成化によるウェットエッチングの選択性低下を抑制でき、端面窓構造を有するリッジストライプ型半導体レーザの安定生産が実現できる。 (もっと読む)


【課題】 光増幅素子の構成要件を緩和しつつ、入力光強度による利得変動を抑える。
【解決手段】 入力信号光411を入力する入力導波路402、入力信号光411を導波させる多モード導波路403a〜403c、出力信号光412を出力する出力導波路404を信号光の伝播方向に沿って順次n−InP基板401上に形成し、多モード導波路403aの両脇には反射手段409a、410aを対向配置し、多モード導波路403bの両脇には反射手段409b、410bを対向配置し、多モード導波路403cの両脇には反射手段409c、410cを対向配置し、反射手段409a、410a、反射手段409b、410bおよび反射手段409c、410cのうちの少なくとも2個は多モード導波路403a〜403cごとに反射率が互いに異なるように設定する。 (もっと読む)


【課題】
製造工程中に電流狭窄層の組成管理を確実に行い、安定したレーザ光の発振を可能とする半導体レーザを提供する。
【解決手段】
活性層の上にクラッド層と電流狭窄層とを順次積層形成することでリッジストライプ構造の半導体レーザを製造する製造方法であって、前記電流狭窄層の形成工程において、間接遷移型化合物半導体を主成分として第1の層を形成し、その上に直接遷移型化合物半導体を主成分として第2の層を形成して、前記第2の層の形成後には、外部より前記直接遷移型化合物半導体を励起させて前記第2の層から発せられる光学的特性を検査する検査工程を行う製造方法を用い、それによって得られる高出力で高精度なレーザ発振を可能とする半導体レーザの構成とする。 (もっと読む)


【課題】レーザ特性を悪化させずに素子抵抗を低減できる半導体レーザ装置を提供する。
【解決手段】p型AlGaInPクラッド層とn型AlGaInPクラッド層の間に活性層を備え、p型AlGaInPクラッド層上にp型GaInPバンド不連続緩和層を有し、リッジ導波路を構成するリッジ部分のp型AlGaInPクラッド層とp型GaInPバンド不連続緩和層との間に、複数のAlGaInPポテンシャルバリヤ抑制層を形成し、AlGaInPポテンシャルバリヤ抑制層の膜厚をp型GaInPバンド不連続緩和層より薄く設定し、かつp型GaInPバンド不連続緩和層と複数のAlGaInPポテンシャルバリヤ抑制層の合計の膜厚を、0.1μm以下とし、p型AlGaInPクラッド層及び各AlGaInPポテンシャルバリヤ抑制層のAlの含有量を、p型GaInPバンド不連続緩和層に近い層ほど少なくした。 (もっと読む)


【課題】誘電体マスクを用いることなく作製可能な構造を有しており実屈折率導波が可能である半導体光素子を提供する。
【解決手段】活性層5は、第1導電型半導体領域3の第2の半導体部3b上に設けられている。活性層5は、一対の側面5aを有している。第2導電型半導体領域7は、第1導電型半導体領域3の第1の半導体部3aの第2の領域3d上、第2の半導体部3bの側面3e上、活性層5上、及び活性層5の側面5a上に設けられている。第2導電型半導体領域7の第2の領域7dは第1導電型半導体領域3の第2の領域3dおよび第2の半導体部3bの側面7eとpn接合を構成している。活性層5は、第1導電型半導体領域3の第1の領域3cと第2導電型半導体領域7の第1の領域7cとの間に設けられている。 (もっと読む)


【課題】 電流ブロック層を構成するn型層とn型クラッド層またはn型コンタクト層との接触を防止して、漏れ電流を低減し、レーザ特性を向上できる半導体レーザ素子およびその製造方法を提供する。
【解決手段】 半導体レーザ素子は、p型InPからなる基板1上に形成され、活性層3およびn型InPからなるクラッド層4を含むリッジ構造と、リッジ構造の両側に形成され、p型InP層11/n型InP層12/p型InP層13の積層からなる電流ブロック層とを備え、リッジ構造の上面におけるリッジトップ幅のうねりを10nm以下に抑制している。 (もっと読む)


1 - 18 / 18