【課題】ＲＡＭ容量の増加を抑制して低コストで高分解能のタイマを得ることのできるタイマ回路及びタイムカウント方法を提供することを目的とする。
【解決手段】 時間に関する一連の第１のデータコンテンツを所定のアドレス領域に格納する記憶部（１３）と、記憶部の読出アドレスから第１のデータコンテンツを読み出して、第１のデータコンテンツに第２のデータコンテンツを付加した第３のデータコンテンツを目標値として生成する目標値生成部（３５）と、カウントを実行し、目標値までカウントしたときにカウントアップ信号を出力するカウンタ（３７）と、カウントアップごとに記憶部の次読出アドレスを順次指定して目標値生成部、カウンタの一連の動作を実行させる制御部（１１）とを備えるタイマ回路である。 （もっと読む）