Fターム[5J022CG00]の内容
アナログ←→デジタル変換 (13,545) | 回路構造 (578)
Fターム[5J022CG00]の下位に属するFターム
半導体・薄膜集積 (419)
超伝導(ジョセフソン) (3)
陰極線管
光学素子 (153)
磁性体 (1)
Fターム[5J022CG00]に分類される特許
1 - 2 / 2
撮像装置
【課題】A/D変換回路によるアナログ・デジタル変換動作に伴う消費電力を低減し、かつ、高い精度の変換結果を得ることができる撮像装置を提供する。
【解決手段】画素が行列状に複数配置された画素部と、対応する列の画素信号の大きさに応じた遅延時間でパルス信号を走行させる遅延素子が円環状に複数段連結された複数のパルス走行回路と、対応する1つの遅延素子からの遅延出力信号が入力され、入力信号を反転した第1の反転信号を出力する第1の反転回路と、第1の反転信号を反転した第2の反転信号を出力する第2の反転回路とを具備した複数のラッチ回路と、ラッチ回路による反転動作を制御するラッチ制御回路と、を備え、パルス走行期間に遅延出力信号の反転動作を禁止し、パルス走行期間が終了する前の予め定めたラッチタイミングのときに遅延出力信号の反転動作を許可し、ラッチ期間に第1の反転回路に第2の反転信号の反転動作を行わせる。
(もっと読む)
液晶駆動用のソースドライバのオフセット低減出力回路
【課題】 出力アンプのオフセット電圧を適切に低減して表示品質の悪化を防止することができる液晶駆動用のソースドライバのオフセット低減出力回路を提供する。
【解決手段】 基準電圧がオペアンプの非反転入力端に印加されたオペアンプと、少なくとも通常出力動作時にオペアンプの反転入力端に接続される第1の接続点に各々の一端が接続された第1の入力コンデンサ及び第1の出力コンデンサと、リセット動作時に第1の入力コンデンサ及び第1の出力コンデンサ各々の両端を短絡してその両端に基準電圧を印加し、リセット動作後の通常出力動作時に第1の入力コンデンサの他端に階調電圧を印加しかつ第1の出力コンデンサの他端をオペアンプの出力端に接続する第1のスイッチ素子回路と、を備え、第1のスイッチ素子回路は、第1の接続点とオペアンプの出力端との間に接続され、リセット動作時にオンとなり、通常出力動作時にオフとなる直列接続の第1及び第2のスイッチ素子を有し、通常出力動作時には第1及び第2のスイッチ素子の直列接続点に基準電圧を印加する。
(もっと読む)
1 - 2 / 2
[ Back to top ]