【課題】セット優先とリセット優先を切りかえ可能なＳＲフリップフロップを提供する。
【解決手段】入力優先順位決定回路２０は、（i）セット信号Ｓがアサートされ、リセット信号Ｒがネゲートされるとき、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（ii）セット信号Ｓがネゲートされ、リセット信号Ｒがアサートされるとき、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートし、（iii）制御信号Ｐがセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（iv）制御信号Ｐがリセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートする。 （もっと読む）

【課題】新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供する。
【解決手段】第１の素子の出力が第２の素子の入力に電気的に接続され、第２の素子の出力が第１の素子の入力に電気的に接続されるループ構造を有するラッチ部と、ラッチ部のデータを保持するデータ保持部とを有し、このラッチ部とデータ保持部とにより不揮発性のラッチ回路が構成される。データ保持部は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用いている。またこのトランジスタのソース電極又はドレイン電極に電気的に接続された容量を有している。 （もっと読む）

【課題】同一のディプレッション型トランジスタから構成することによって同一プロセスにて簡易に製造できるとともに、低温で生成された場合であっても良好な出力特性を得ることができるＦＥＴを有し、高速駆動可能な半導体電子回路を提供すること。
【解決手段】デジタル回路１００は、２つのディプレッション型ＦＥＴから構成され、入力電圧の電圧レベルをマイナス方向にシフトするレベルシフト回路ユニット１１０と、２つのディプレッション型ＦＥＴから構成され、レベルシフトされた入力電圧を用いて論理出力を反転させるインバータ回路ユニット１２０と、を備えている。 （もっと読む）

【課題】 ループ内に含まれるリセット付きＦＦのうちリセット無しＦＦに置き換えても何ら問題の生じないフリップフロップを自動で検出することができる半導体集積回路設計支援システムを提供する。
【解決手段】 ループ回路を含む対象回路１００に対して、当該対象回路１００におけるリセット端子付きフリップフロップの接続関係に基づき、単一のループ回路にのみ含まれるリセット端子付きフリップフロップを検出してリセット端子無しフリップフロップに置き換えるループ内置き換えＦＦ検出手段１を備える。 （もっと読む）

【課題】インバータ型ラッチ回路において、位相ずれやデューティずれをなくし、高精度に９０度の位相差を有する４相のクロック信号を発生させること。
【解決手段】ラッチ回路１００をデータ読込部１０１とデータ保持部１０２に分け、データ読込部１０１を２つのインバータ回路１１４，１１７で構成する。入力データＤ，ＤＸがそれぞれＬレベルおよびＨレベルであれば、第１のインバータ回路１１４のＰＭＯＳ１１２と第２のインバータ回路１１７のＮＭＯＳ１１６がオン状態となり、出力データＱＸ，ＱがそれぞれＨレベルおよびＬレベルへ遷移する。次のデータ読込時に入力データＤ，ＤＸの電位レベルが反転していれば、出力データＱＸ，ＱはそれぞれＬレベルおよびＨレベルへ遷移する。このラッチ回路を用いて４相クロック発生器を構成し、この４相クロック発生器を用いてＩＱ受信回路を構成する。 （もっと読む）