【課題】 衛星搭載コンポーネントのうち、衛星内部に配信される基準タイミングに同期して周期動作を行うようなコンポーネントでは、オシレータが有するクロック精度誤差のため、周期タイミングにずれが生じることがあり、これを回避する自動補正機能付き周期タイマを得る。
【解決手段】 基準タイミングの間隔を内部クロックによりカウントし、カウント値に従ってコンポーネントの周期タイミングを生成する。ユーザは予め周期タイミングの設定を「基準タイミングに対する分割数」として２の冪乗の値で与えて与えておき、基準タイミングの間隔のカウント値を分割数に従いビットシフトすることで周期タイマのカウント値を算出し、周期タイミングを生成する。 （もっと読む）

【課題】 カウント入力回路への被カウント信号配線は変更することなく、その被カウント信号をカウントするカウンタを変更したり、あるいは１のカウンタ入力回路へ供給される被カウント信号を、複数のカウンタへ並列に供給することを可能とする。
【解決手段】 入力回路（１１−１〜４）の各出力端とカウンタ（１３−１〜４）の各入力端との間には分配切替回路（１２）が介在され、分配切替回路は、入力回路の各出力端のそれぞれに接続される入力側端子（ＩＮ０〜ＩＮ１）と、カウンタの各入力端のそれぞれに接続される出力側端子（ＯＵＴ１〜ＯＵＴ４）とを有し、かつ入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされる。 （もっと読む）

【課題】汎用性の高いタイマユニット回路及びその使用方法を提供する。
【解決手段】カウンタ回路２０は、トリガ信号ＳＴＡＲＴ０及びクロック信号ＣＬＯＣＫ０に基づき、信号ＴＣＯＵＴ０を出力する。カウンタ回路２１は、トリガ信号ＳＴＡＲＴ１及びクロック信号ＣＬＯＣＫ１に基づき、信号ＴＣＯＵＴ１を出力する。選択回路１０１は、第１乃至第４信号を、トリガ信号ＳＴＡＲＴ０、クロック信号ＣＬＯＣＫ０、トリガ信号ＳＴＡＲＴ１、クロック信号ＣＬＯＣＫ１としてそれぞれ選択する。第１出力モードにおいて、出力回路３０１は、信号ＴＣＯＵＴ０、ＴＣＯＵＴ１の両方に基づき、正相及び逆相のＰＷＭ波形を示す信号ＴＯＵＴ０、ＴＯＵＴ１を出力する。第２出力モードにおいて、出力回路は、信号ＴＣＯＵＴ０、ＴＣＯＵＴ１のいずれか一方だけに基づく信号ＴＯＵＴ０、ＴＯＵＴ１を出力する。 （もっと読む）

【課題】主にスイッチング素子での電圧降下による電圧誤差の補償と同時にＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増減及びハード回路の追加部分を最小限に抑えることができるＰＷＭ変調形電力変換器の制御技術を提供する。
【解決手段】ＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路に、ＰＷＭタイマユニット１００として、外部からＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタ１０３Ａと、カウンタ１０３Ａのカウンタ値をＰＷＭ信号に同期して取り込むレジスタ１０３Ｂと、外部から入力するパルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段１０４とを備える。 （もっと読む）

【課題】同一のクロック信号を複数の半導体集積回路に分配する場合において、基板のアートワークの自由度を高めつつパワーオンリセット機能を安価に実現できる情報処理装置と、このような情報処理装置に組み込まれる半導体集積回路とを、提供する。
【解決手段】情報処理装置１０に組み込まれるＡＳＩＣ１４の内部のリセット回路モジュール１４ｂは、定電圧電源ユニット１１からの電気の電圧を監視するとともに、電圧がリセット電圧を超過した後、ＣＰＵ１３及び他ＩＣ１５内のＰＬＬ回路モジュールのロックアップ時間以上の一定時間だけ待機してからＣＰＵ１３及び他ＩＣ１５並びに内部回路モジュール１４ａへメインリセット信号を出力する。 （もっと読む）

カウンタを用いて遅延時間を生成するための製造の複数の方法、装置、および複数の製品が開示される。特に、製造の前記複数の方法、装置、および複数の製品は、前記遅延時間に関連する複数のループの数の値およびカウンタに関連する少なくとも１つの特性値を決定する。残りのカウント値は、前記複数のループの数の値に基づいて、その後決定される。前記遅延時間は、前記カウンタと共に、前記複数のループの数の値および前記残りのカウント値に基づいて、生成される。

（もっと読む）