【課題】ＣＭＯＳ集積回路を用いた同期整流方式の電源回路などにおいて、電力消費の低減と、部品増や効率低下を伴うことなく負荷変動に対する高速応答が可能な電源回路を提供すること。
【解決手段】ＰＷＭ信号をゲートに、ＶＩＮ（＝ＶＤＤ）をソースに接続するＰＭＯＳ（ＱＰ１）のドレインに接続され、ＶＳＳをソースに有す、ＮＭＯＳ（ＱＮ１）のドレインに接続される中間ノード電圧ＶＭＡが、ＮＭＯＳ（ＱＮ１）オン時に、アンダーシュートから戻って基準電位ＶＳＳレベルを越えたときこれを検出してＮＭＯＳ（ＱＮ１）のゲート電圧をローレベル（オフ）にする。また、ＮＭＯＳ（ＱＮ１）オン時に、中間ノード電圧ＶＭＡが、アンダーシュートから基準電位ＶＳＳレベルに戻ったタイミング（ゼロ点位置）を検出することで、このゼロ点位置検出信号を負荷電流の大小を示す信号としてＰＷＭ回路３３に帰還してＰＷＭ信号のパルス幅を制御し、負荷変化に対応させる。 （もっと読む）

【課題】 温度変化や駆動素子の特性に影響されず、負荷に流れる電流を一定とする。
【解決手段】 負荷１０１と、負荷に直列に接続された駆動用トランジスタ１０２と、定電流源１０３と、ＰＭＯＳ差動対を構成し、それぞれのソースが定電流源１０３の出力に共通に接続され、それぞれのドレインがカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されたＰＭＯＳトランジスタ１０４及び１０５とを設け、駆動用トランジスタ１０２のドレインの電位を一定とすることにより、負荷１０１に流れる電流を一定とする。 （もっと読む）

【課題】 フィールドスルー電荷補償機能を備えるアナログスイッチにおいて、半導体製造工程の誤差によらず、スィッチング用のＭＯＳトランジスタのフィールドスルー電荷を安定に補償し、アナログスイッチ動作時の入出力間の誤差を低減できる構造を実現する。
【解決手段】 入力端子ＩＮと出力端子ＯＵＴの間に同一サイズの２つのトランジスタ１ａ、１ｂを、電気的に並列に、また物理的には相対するように配置し、トランジスタ１ａ、１ｂの入力端子ＩＮ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ２を配置し、トランジスタ１ａ、１ｂの出力端子ＯＵＴ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ３を配置し、製造工程の誤差によって、位置ずれが発生しても、トランジスタ１ａ、１ｂのソース側の寄生容量の総和および、ドレイン側の寄生容量の総和が不変であるようにし、トランジスタ１ａ、１ｂのスィッチング動作に伴うフィールドスルー電荷の補償が、設計通りにできるようにした。 （もっと読む）