定電流回路、記録素子基板及び記録装置
【課題】 温度変化や駆動素子の特性に影響されず、負荷に流れる電流を一定とする。
【解決手段】 負荷１０１と、負荷に直列に接続された駆動用トランジスタ１０２と、定電流源１０３と、ＰＭＯＳ差動対を構成し、それぞれのソースが定電流源１０３の出力に共通に接続され、それぞれのドレインがカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されたＰＭＯＳトランジスタ１０４及び１０５とを設け、駆動用トランジスタ１０２のドレインの電位を一定とすることにより、負荷１０１に流れる電流を一定とする。
【解決手段】 負荷１０１と、負荷に直列に接続された駆動用トランジスタ１０２と、定電流源１０３と、ＰＭＯＳ差動対を構成し、それぞれのソースが定電流源１０３の出力に共通に接続され、それぞれのドレインがカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されたＰＭＯＳトランジスタ１０４及び１０５とを設け、駆動用トランジスタ１０２のドレインの電位を一定とすることにより、負荷１０１に流れる電流を一定とする。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は定電流回路、記録素子基板及び記録装置に関し、特に、負荷に流れる電流を一定とすることのできる定電流回路、該回路を用いた記録素子基板及び記録装置に関する。
【０００２】
【従来の技術】例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。
【０００３】プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と交差する方向に往復走査しながら記録を行なうシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。
【０００４】図３は、従来のインクジェットプリンタで使用される記録素子基板（ヒータボード）のヒータ駆動回路を部分的に示した等価回路図である。図において、３０１はインクを飛翔させるための熱エネルギーを発生するヒータ、３０２はヒータをＯＮ／ＯＦＦさせるスイッチとして働くパワートランジスタ、３０３はパワートランジスタのゲートに接続された、レベルシフトコンバータである。このレベルシフトコンバータは、ロジック系の低い信号レベルの入力を高い信号レベルに変換するものであり、その出力はパワートランジスタのゲートに入力されている。
【０００５】また、３０４は３入力ＡＮＤゲートを示しており、その入力としては低い信号レベルの、ＨＥ（ヒートイネーブル）信号３０５と、２つのＢｌｏｃｋセレクト信号３０６及び３０７（図中では２種類としてあるが、２より多い数であってもよい）と、１からｎのＢｉｔセレクト信号３０９が入力され、それぞれのゲートに入力される信号全ての論理レベルがＨの時に対応するヒータがＯＮする。ヒータのＯＮする時間はＨＥ信号のパルス幅を調整することで任意に設定できるようになっており、ＨＥ信号はヒータボードに画像データを送るホスト側の装置によってコントロールされる。
【０００６】また、ヒータはｎＢｉｔを一つのブロックとし、数ブロック毎にまとめて配置されて時分割駆動されるが、このとき同じブロック内で隣接して配置されている複数のヒータを同時に駆動すると、インク滴が飛翔するときにインク液面に生じる揺らぎの影響によって安定したインク滴の飛翔ができず、記録画像の品位を損なうおそれがある。このため、同じブロック内では必ず一つのＢｉｔのヒータのみがＯＮとなるように構成されている。
【０００７】３１０はヒータに電力を供給するための電源電圧ＶＨであり、３１１は電源電圧の配線に寄生する抵抗（ＲＶＨ）を示している。同様に、３１２は電源電圧のＧＮＤであり、３１３はＧＮＤ配線に寄生する抵抗（ＲＧＮＤ）を示している。
【０００８】
【発明が解決しようとする課題】しかしながら、上述のような従来のヒータボードでは以下のような問題が生じる。
【０００９】パワートランジスタをＯＮさせた時にヒータに流れる電流は、ヒータの抵抗（ＲH）、電源配線抵抗（ＲＶＨ）、ＧＮＤ配線抵抗（ＲＧＮＤ）の全ての抵抗と、パワートランジスタの静特性からなる動作点によって決まるが、各ブロックのヒータが全てＯＮした時には、ヒータ電流がＲＨとＲＧＮＤに流入することにより電位を上昇させる。
【００１０】例えば、Ｎブロック全てのヒータがＯＮした時の配線抵抗成分の値を、１ブロックの場合に換算させて考えると、Ｎ（ＲＶＨ＋ＲＧＮＤ）
となり、ＲＨに対して、配線抵抗成分（ＲＶＨ＋ＲＧＮＤ）がＮ倍されて大きな値となる。一方、Ｎブロックのうち一つのブロックのヒータのみがＯＮした場合の配線抵抗成分の値は、ＲＶＨ＋ＲＧＮＤとなる。
【００１１】従って、パワートランジスタのＯＮ抵抗値をＲＯＮとすると、ヒータ電流（ＩＨ）の値は、ワースト状態（Ｎブロック全てでヒータＯＮ）で、ＩＨ＝ＶＨ／（ＲＯＮ＋Ｎ（ＲＶＨ＋ＲＧＮＤ））
となり、ベスト状態（１ブロックのヒータのみＯＮ）で、ＩＨ＝ＶＨ／（ＲＯＮ＋ＲＨＶ＋ＲＧＮＤ）
と概算できる。
【００１２】実際のヒータボードでは、ワースト状態でもヒータに所望の電力を供給できるように電源電圧ＶＨをより高く設定しており、また、電源及びＧＮＤの配線抵抗値を極力抑えるように設計している。しかしながら、この条件のままでベスト状態で駆動されると、ヒータには過剰な電力が供給されることになり、ヒータの寿命を損なう可能性がある。
【００１３】近年は高速記録が要求されており、これを達成するために、単位時間内にＯＮさせるヒータ数を増やす、つまりヒータＢｉｔ数を増大させることが行われているが、これによって、ヒータボードのチップ面積が拡大している。
【００１４】図５は、Ｂｉｔ数が多いヒータボードにおける配置例を示す図である。図中５０５はヒータボードであり、５０１は電源配線、５０２はＧＮＤ配線、５０３はヒータである。図示されたように、ヒータ数が増えると、ヒータ５０３に電力を供給する電源配線５０１、ＧＮＤ配線５０２の抵抗値がさらに増大する傾向にあり、かつ、半導体回路内の相対誤差（素子間ペア性）が増大する傾向にある。
【００１５】図６は、１Ｂｉｔのヒータ駆動回路を示す図である。ヒータ電流ＩＨの値は、ＮＭＯＳ静特性とヒータ抵抗ＲＨと電源電圧ＶＨから決定される。図７は、ＮＭＯＳトランジスタの一般的な温度特性を示している。図中Ｔｅｍｐ１＜Ｔｅｍｐ２＜Ｔｅｍｐ３であり、温度が上昇すると共に電流駆動能力は低下する傾向を示す。従って、ヒータ電流ＩＨも温度上昇に反比例し低下し（ＩＨ１＞ＩＨ２＞ＩＨ３）、これによりヒータの駆動電力が低下して、十分な熱エネルギーが得られずに記録品位が損なわれる場合が生じる。
【００１６】図８は、ＮＭＯＳトランジスタの静特性を電源電圧ＶＨの変動に伴なう負荷線と共に示した図である。電源電圧のＶＨの通常の値をＶＨ（ｔｙｐ）、その変動による最大値をＶＨ（ｍａｘ）、最小値をＶＨ（ｍｉｎ）とすると、対応するヒータ電流の値は、それぞれの負荷線からＩＨ（ｔｙｐ）、ＩＨ（ｍａｘ）、ＩＨ（ｍｉｎ）となり、電源電圧ＶＨの電圧変動によりヒータ電流ＩＨが変動し、電源電圧ＶＨが低い場合には、ヒータの駆動電力が低下して記録品位が損なわれる原因となる。一方、電源電圧ＶＨが高い場合には、ヒータの駆動電力が過大となりヒータの寿命が損なわれる。このような不具合を回避するためには、バラツキの少ない高価な電源ユニットを別に設けて、安定した電源電圧ＶＨを供給する必要がある。
【００１７】このため、インクジェット記録用基板にＭＯＳトランジスタにより構成された定電流源を設けることが提案されている。しかしながら、いずれも図４に示すような、トランジスタのソース−ドレイン間電圧（ＶＤＳ）に比例してドレイン電流（ＩＤＳ）も変動するアーリー効果の影響により、負荷の抵抗値が変動すれば所望の電流を流すことは不可能である。なお、定電流回路がバイポーラトランジスタで構成される場合も同様であることは言うまでもない。
【００１８】以上述べたことをまとめると、ヒータボードに関して以下のような問題がある。
【００１９】１．画像データによって、ヒータに過剰な電力が供給される場合が有り、これによりヒータの寿命が低下する。
【００２０】２．ヒータのＢｉｔ数を増大させると素子間ペア性が悪化する傾向にあり、ヒータ電流にばらつきが生じて、記録画像にばらつきが生じる原因となる。
【００２１】３．ヒータを駆動するＮＭＯＳトランジスタの静特性に温度変化があり、その影響でヒータに十分な電力を供給できず、記録品位が低下する場合がある。
【００２２】４．ヒータに供給される電力のばらつきを小さくするためには、電源電圧のばらつきの範囲が狭い高価な電源ユニットが必要となる。
【００２３】５．従来の定電流駆動回路においては、トランジスタのアーリー効果の影響により、所望の電流をヒータに流すことが出来ない。
【００２４】このような問題は、インクジェット記録装置のヒータボードに限ったことではなく、様々なタイプの記録素子、任意の抵抗素子、及び電荷注入量に応じて発光量を制御される素子つまり電流によって制御される素子（ＬＥＤ、有機ＥＬ等）を負荷として駆動する場合にも同様な問題が生じる。
【００２５】本発明は以上のような状況に鑑みてなされたものであり、温度変化や駆動素子の特性に影響されず、負荷に流れる電流を一定とすることのできる定電流回路、記録素子基板及び記録装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】上記の目的を達成するために本発明の定電流回路は、負荷と、前記負荷に直列に接続された駆動用トランジスタと、定電流源と、ソースが前記定電流源に接続され、ゲートが前記負荷の一端及び前記駆動用トランジスタのドレインに接続された第１のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレイン及び前記駆動用トランジスタのゲートに接続された第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記負荷に流れる電流を一定とする電流調整回路と、を備えている。
【００２７】また、上記目的を達成する本発明の記録素子基板は、複数の記録素子と、各記録素子に対応して設けられ、それぞれの記録素子を駆動する前記複数の駆動用トランジスタと、選択された記録素子に対応する駆動用トランジスタを通電させるスイッチ手段と、定電流源と、ソースが前記定電流源に接続され、ゲートが前記スイッチ手段を介して選択された記録素子の一端及び該記録素子に対応する駆動用トランジスタのドレインに接続される第１のトランジスタと、ゲート及びドレインが前記スイッチ手段を介して前記第１のトランジスタのドレイン及び前記選択された記録素子に対応する駆動用トランジスタのゲートに接続される第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記選択された記録素子に対応し、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記選択された記録素子に流れる電流を一定とする電流調整回路と、を備えている。
【００２８】このようにすると、電源として出力電圧の変動の少ない高価な電源を用いることなく、駆動用トランジスタの温度特性や配線抵抗の影響によって負荷に流れる電流が変動することを防止できる。
【００２９】従って、記録素子基板に適用した場合には、記録素子の駆動条件が安定するので記録素子の寿命を延ばすことが可能となると共に、各記録素子による記録特性が均一化されてより高品位な画像の記録が可能になる。また、このような記録素子基板は既存の半導体製造プロセスで製造できるので、全体としてコストダウンを達成することができる。
【００３０】
【発明の実施の形態】以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００３１】なお、以下に説明する実施形態では、本発明に係る定電流回路をインクジェット記録方式を用いた記録装置（プリンタ）の記録素子基板（ヒータボード）に適用した場合を例に挙げて説明する。
【００３２】本明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００３３】また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３４】さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。また、以下に用いる「素子基体」という語は、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線などが設けられた基体を示すものである。
【００３５】さらに、以下の説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン(built-in)）」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００３６】［第１の実施形態］始めに、記録装置の代表的な全体構成および制御構成について説明する。
【００３７】＜装置本体＞図１１は、代表的なインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。図１１において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。
【００３８】５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。
【００３９】５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。
【００４０】又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００４１】これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００４２】＜制御構成＞次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００４３】図１２はインクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００４４】上記制御構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
【００４５】ここでは、ＭＰＵ１７０１が実行する制御プログラムをＲＯＭ１７０２に格納するものとしたが、ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更に追加して、インクジェットプリンタＩＪＲＡと接続されたホストコンピュータから制御プログラムを変更できるように構成することもできる。
【００４６】なお、上述のように、インクタンクＩＴと記録ヘッドＩＪＨとは一体的に形成されて交換可能なインクカートリッジＩＪＣを構成しても良いが、これらインクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成して、インクがなくなったときにインクタンクＩＴだけを交換できるようにしても良い。
【００４７】＜インクカートリッジ＞図１３は、インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。インクカートリッジＩＪＣは、図１３に示すように、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能である。インクカートリッジＩＪＣにはこれがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００４８】なお、図１３において、５００はインク吐出口列である。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。
【００４９】＜定電流回路＞図１は、本発明による定電流回路の第１の実施形態を示す回路図である。図中１０１はヒータ抵抗、１０２はヒータに電流を通電させるＮＭＯＳトランジスタ、１０３は定電流源、１０４及び１０５はＰＭＯＳトランジスタ、１０６及び１０７はＮＭＯＳトランジスタである。
【００５０】定電流源１０３はヒータの電源ＶＨと共通でも別でもよいが、ここで示した例では別構成としている。ＮＭＯＳトランジスタ１０２はサイズがＮＭＯＳトランジスタ１０６及び１０７のｎ倍であり、ヒータ電流は電流源１０３の電流２Ｉに対してｎＩである。ＰＭＯＳトランジスタ１０４及び１０５はＰＭＯＳ差動対を構成し、それぞれのソースは定電流源１０３の出力に共通に接続され、それぞれのドレインはカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されている。
【００５１】ＰＭＯＳトランジスタ１０４のゲートは、ヒータ１０１とＮＭＯＳトランジスタ１０２のドレインに共通接続され、ＮＭＯＳトランジスタ１０２のソース−ドレイン間電圧（ＶＤＳ）をモニタしている。ＰＭＯＳトランジスタ１０５のゲートは、ＰＭＯＳトランジスタ１０５のドレインとＮＭＯＳトランジスタ１０７のドレインとに共通に接続されている。ＮＭＯＳトランジスタ１０７のゲートは、ＮＭＯＳトランジスタ１０６のゲート及びドレインに共通に接続されている。
【００５２】以下、このような定電流回路の動作について説明する。ここで、ＰＭＯＳトランジスタ１０４のゲート電位をＶ１、ＰＭＯＳトランジスタ１０５のゲート電位をＶ２として、Ｖ１とＶ２との大小関係に関連して説明する。
【００５３】Ｖ１＞Ｖ２の場合：ＰＭＯＳ１０４のゲート電位に比べてＰＭＯＳ１０５のゲート電位が低い為に、ＰＭＯＳ１０５に流れる電流がＰＭＯＳ１０４に流れる電流より多くなる。次に各ＰＭＯＳからの電流はＮＭＯＳ１０６及び１０７のドレインにそれぞれ流入し、ＮＭＯＳ１０６のドレインに流れる電流がＮＭＯＳ１０７のゲートにも流れるため、ＮＭＯＳ１０７とＰＭＯＳ１０５のドレイン電位が上昇する。そして、そのドレインに接続されているＰＭＯＳ１０５のゲートの電位、すなわちＶ２が上昇する。
【００５４】Ｖ１＜Ｖ２の場合：ＰＭＯＳ１０４のゲート電位が低いので、ドレイン電流がＰＭＯＳ１０５ドレイン電流より多く流れる、ＮＭＯＳ１０６及び１０７のカレントミラー回路によってＮＭＯＳ１０７のドレイン電位が低下し、ＰＭＯＳ１０５のゲート電位、すなわちＶ２が低下する。
【００５５】このような一連の動作によって、Ｖ１＝Ｖ２となって回路はバランス状態となる。このときにＮＭＯＳ１０６及び１０７には定電流Ｉがそれぞれ流れる。
【００５６】ＮＭＯＳ１０４のゲートは、ＮＭＯＳ１０２のドレインに接続されているので、ＮＭＯＳ１０７のドレイン電圧は、ＮＭＯＳ１０２のドレイン電圧と等しくなる。そして、ＮＭＯＳ１０２のゲートはＮＭＯＳ１０６及び１０７のゲートと共通に接続されており、ＮＭＯＳ１０６及び１０７のサイズをｎ倍したＮＭＯＳ１０２には電流ｎＩが流れることになる。
【００５７】このように本実施形態の定電流回路によれば、図４に示したような、接続された負荷の抵抗値に応じたＭＯＳトランジスタのアーリー効果による電流のアンバランスがなく、かつ、配線抵抗による影響がなくなり、ヒータに所望の電流を流すことが出来る。
【００５８】配線抵抗による影響がないということは、ヒータと駆動回路とを分離し、両者をワイヤーボンディングや熱融着によって接続した場合の接触抵抗による影響を無くす事が出来る事を意味し、安価な材料上にヒータを分離して形成し、後で駆動回路と接続させるようにすることで更なるコストダウンを行うことが出来る。
【００５９】＜ヒータボード＞図２は、図１の定電流回路を用いたヒータボードの具体的な回路図を示している。図２において、図１と同様な部分には同じ符号を付して説明を省略する。
【００６０】ここでは２つのブロックだけが示されているが、各ブロック２００毎に、図１に示す定電流回路を含む駆動回路部２０１と、Ｎ（＝３２）個のヒータを含むヒータ部２０２がある。
【００６１】ＮＭＯＳ１０８はロジックデータによってＯＮ／ＯＦＦするセレクトスイッチであり、ＮＭＯＳ１０２のドレイン電圧をモニタする。ＮＭＯＳ１０９は同じくロジックデータによってＯＮ／ＯＦＦするセレクトスイッチであり、ＮＭＯＳ１０２のゲート電位をコントロールする。ＰＭＯＳ１１０は、駆動させたくないヒータや動作させたくないタイミングにおいて、ヒータに電流を流させないようにＮＭＯＳ１０２のゲート電位をローレベルに固定させる。
【００６２】１１１はＡＮＤ回路であり、第１のＢｌｏｃｋセレクト信号１１３（この場合１であるが、所望のブロックを任意に選択すればよい）、第１のＢｉｔセレクト信号１１５（この場合１であるが、所望のＢｉｔを任意に選択すればよい、また図ではＢｉｔセレクト信号は１〜ｎ＝３２までの場合を示している）、ＨＥ信号１１２の全てがハイレベルの時に初めて出力をローレベルからハイレベルに切り換えて、ＮＭＯＳ１０８及び１０９をＯＮにすると共に、ＰＭＯＳ１１０をＯＦＦにして、ヒータに所望の電流を通電させる。任意のヒータをＯＮさせるには１〜ｎのＢｉｔセレクト信号のうち一つだけをハイレベルにすればよい。
【００６３】１１８は電源配線に寄生する配線抵抗ＲＶＨ、１１９はＧＮＤ配線に寄生する配線抵抗ＲＧＮＤをそれぞれ示しているが、ヒータには定電流が流れるので、これらの配線抵抗に起因する電圧降下によってヒータに供給される電力の低下がなく、またこれを防止するために、過剰にヒータに電力を供給する必要がない。
【００６４】前述したように、高速記録に対応させるために、ヒータＢｉｔ数を増加させてヒータボードのチップ面積を増大すると、ヒータボード内の素子間ばらつきは大きくなる傾向がある。一般的に、半導体回路は小さい面積内に回路素子を形成することで、その素子間の相対的ばらつきが出にくいと認識されているが、チップの大面積化に伴い、素子間の相対性（ペア性）が低下する。
【００６５】特に、ヒータボードにおいては、ＮＭＯＳトランジスタ１０２はヒータに大電流（１００ｍＡオーダー）を流すために、Ｗ／Ｌ（Ｗ：ゲート幅、Ｌ：ゲート長）が大きく設定されるためペア性のミスマッチを起こしやすい。例えば、６００ｄｐｉ間隔（４２．５μｍ）で２５６Ｂｉｔのヒータが配置されているヒータボードの場合、ＮＭＯＳトランジスタ１０２の群の長さが、４２．５μｍ×２５６＝１０．８８ｍｍにまで及ぶ。
【００６６】図９は、本実施形態の定電流回路を用いたヒータボードの配置例を示す図である。図中１０００はヒータボードであり、１００１は電源配線、１００２はＧＮＤ配線、１００３はヒータである。図示されたように、ヒータをブロック毎に分割・制御するべく、各ブロック毎に定電流回路１００４が設けられている。このため、例えば、ヒータ数を３２Ｂｉｔで一つのブロックを構成すると、各ブロックのＮＭＯＳトランジスタ１０２の群の長さは、４２．５μｍ×３２＝１．３６ｍｍとなり、素子間のペア性を確保するのが容易となる。なお、ブロック内のヒータＢｉｔ数をより少なくすれば、ペア性がより向上することは言うまでもない。
【００６７】以上説明したように本実施形態によれば、大面積のヒータボードを小さい面積毎（ブロック毎）に分割して定電流駆動を行うことで、ブロック内のペア性を確保しながら、ヒータに所望の電流を流すことが出来る。
【００６８】また、記録速度をより一層向上させる為にヒータＢｉｔ数を増やした場合、ヒータボード内では電力及びＧＮＤ配線が更に長くなり、配線抵抗値を増大させることとなるが、これ防止するために、配線材をＡＬからＣｕに変更して比抵抗を低下させるように半導体プロセス工程を追加する方法が知られているが、本実施形態の定電流回路を用いれば、既存の安価なＡＬ配線プロセスで容易に構成できる。
【００６９】電源電圧の変動によるヒータ電流の変動が生じないので、電源電圧としてばらつきの少ない高価な電源ユニットを必要としない。
【００７０】ヒータを駆動するＮＭＯＳトランジスタの温度上昇に伴う電流駆動能力の低下に対して、所望の電流になるようにゲート電圧をフィードバック制御するため、ヒータ電流に温度による変動がない。
【００７１】本実施形態の定電流回路を、駆動トランジスタの動作条件をサンプル回路で再現して電流値を高精度に制御するＯＰアンプを用いて構成することも出来るが、このようにすると、ＯＰアンプとその周辺回路の分だけチップ数が増加する。しかしながら本実施形態の構成によれば、少ない素子数でヒータを定電流駆動することが実現できる。
【００７２】［変形例１］上記第１の実施形態の変形例として、トランジスタ１０２のソースを電源ＶＨに接続し、ヒータ１０１の一端をトランジスタ１０２のドレインに接続し、他端をＧＮＤに接続する構成も考えられる。
【００７３】この場合、図１においてＰ型として示されているトランジスタ（１０４、１０５）はＮ型のトランジスタとなり、Ｎ型として示されているトランジスタ（１０２、１０６、１０７）はＰ型のトランジスタとなり、定電流源１０３とこれらトランジスタ（１０４〜１０７）との接続も、ＧＮＤとトランジスタ１０４（及び１０５）のソースとの間に定電流源が設けられ、トランジスタ１０６（及び１０７）のソースが電源に接続される。
【００７４】このような構成においても上記第１の実施形態と同様に機能し、同様な効果が得られる。
【００７５】[変形例２]上記第１の実施形態、およびそれらの変形例において、Ｎ型ＭＯＳトランジスタはＮＰＮバイポーラトランジスタ、Ｐ型ＭＯＳトランジスタはＰＮＰトランジスタに置き換え、ＭＯＳトランジスタのゲートをバイポーラトランジスタのベース、ドレインをコレクタ、ソースをエミッタに対応させれば、バイポーラトランジスタで構成した回路が同様な動作をすることは言うまでもない。
【００７６】［他の実施形態］以上説明した実施形態においては、本発明に係る定電流回路をインクジェットプリンタのヒータボードに適用した場合について説明したが、本発明に係る定電流回路は、インクジェットプリンタのヒータのみならず、様々なタイプの記録素子、任意の抵抗素子、及び電流によって制御される素子（ＬＥＤ、有機ＥＬ等）の駆動制御にも同様に使用できることは言うまでもない。
【００７７】一例として、図１０に有機ＥＬ素子を使ったアクティブマトリックス駆動回路の一部を示してある。図１０は図１に示した定電流回路を用いている。
【００７８】以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００７９】その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。
【００８０】この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００８１】このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
【００８２】記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書に記載された構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
【００８３】さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００８４】加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【００８５】また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【００８６】さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
【００８７】以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【００８８】加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。
【００８９】このような場合インクは、特開昭５４−５６８４７号公報あるいは特開昭６０−７１２６０号公報に記載されるような、多孔質シート凹部または貫通孔に液状または固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。
【００９０】さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００９１】
【発明の効果】以上説明したように本発明によれば、電源として出力電圧の変動の少ない高価な電源を用いることなく、駆動用トランジスタの温度特性や配線抵抗の影響によって負荷に流れる電流が変動することを防止できる。
【００９２】従って、本発明を記録素子基板に適用した場合には、記録素子の駆動条件が安定するので記録素子の寿命を延ばすことが可能となると共に、各記録素子による記録特性が均一化されてより高品位な画像の記録が可能になる。また、このような記録素子基板は既存の半導体製造プロセスで製造できるので、全体としてコストダウンを達成することができる。
【図面の簡単な説明】
【図１】本発明の定電流回路の第１の実施形態を示す回路図である。
【図２】図１の回路を用いたヒータボードの具体的回路図である。
【図３】従来のヒータボードのヒータ駆動回路を部分的に示した等価回路図である。
【図４】トランジスタのソース−ドレイン間電圧（ＶＤＳ）に比例してドレイン電流（ＩＤＳ）も変動するアーリー効果を示すグラフである。
【図５】Ｂｉｔ数が多いヒータボードにおける配置例を示す図である。
【図６】従来技術による１Ｂｉｔのヒータ駆動回路を示す図である。
【図７】ＮＭＯＳトランジスタの一般的な温度特性を示すグラフである。
【図８】ＮＭＯＳトランジスタの静特性を電源電圧ＶＨの変動に伴なう負荷線と共に示した図である。
【図９】図１の定電流回路を用いたヒータボードの配置例を示す図である。
【図１０】図１の定電流駆動をアクティブマトリックス駆動に応用した例を示した図である。
【図１１】本発明の好適な実施形態を適用するプリンタの外観を示す図である。
【図１２】図１１のプリンタの制御構成を示すブロック図である。
【図１３】図１１のプリンタのインクジェットカートリッジを示す図である。
【符号の説明】
１０１ ヒータ
１０２ 駆動用ＮＭＯＳトランジスタ
１０３ 定電流源
１０４、１０５、１１０ ＰＭＯＳトランジスタ
１０６、１０７、１０８、１０９ ＮＭＯＳトランジスタ
１１１ ＡＮＤ回路
１１７ ヒータ電源
１１８ 電源配線寄生抵抗
１１９ ＧＮＤ配線寄生抵抗
１２０ ＧＮＤ
【０００１】
【発明の属する技術分野】本発明は定電流回路、記録素子基板及び記録装置に関し、特に、負荷に流れる電流を一定とすることのできる定電流回路、該回路を用いた記録素子基板及び記録装置に関する。
【０００２】
【従来の技術】例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。
【０００３】プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と交差する方向に往復走査しながら記録を行なうシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。
【０００４】図３は、従来のインクジェットプリンタで使用される記録素子基板（ヒータボード）のヒータ駆動回路を部分的に示した等価回路図である。図において、３０１はインクを飛翔させるための熱エネルギーを発生するヒータ、３０２はヒータをＯＮ／ＯＦＦさせるスイッチとして働くパワートランジスタ、３０３はパワートランジスタのゲートに接続された、レベルシフトコンバータである。このレベルシフトコンバータは、ロジック系の低い信号レベルの入力を高い信号レベルに変換するものであり、その出力はパワートランジスタのゲートに入力されている。
【０００５】また、３０４は３入力ＡＮＤゲートを示しており、その入力としては低い信号レベルの、ＨＥ（ヒートイネーブル）信号３０５と、２つのＢｌｏｃｋセレクト信号３０６及び３０７（図中では２種類としてあるが、２より多い数であってもよい）と、１からｎのＢｉｔセレクト信号３０９が入力され、それぞれのゲートに入力される信号全ての論理レベルがＨの時に対応するヒータがＯＮする。ヒータのＯＮする時間はＨＥ信号のパルス幅を調整することで任意に設定できるようになっており、ＨＥ信号はヒータボードに画像データを送るホスト側の装置によってコントロールされる。
【０００６】また、ヒータはｎＢｉｔを一つのブロックとし、数ブロック毎にまとめて配置されて時分割駆動されるが、このとき同じブロック内で隣接して配置されている複数のヒータを同時に駆動すると、インク滴が飛翔するときにインク液面に生じる揺らぎの影響によって安定したインク滴の飛翔ができず、記録画像の品位を損なうおそれがある。このため、同じブロック内では必ず一つのＢｉｔのヒータのみがＯＮとなるように構成されている。
【０００７】３１０はヒータに電力を供給するための電源電圧ＶＨであり、３１１は電源電圧の配線に寄生する抵抗（ＲＶＨ）を示している。同様に、３１２は電源電圧のＧＮＤであり、３１３はＧＮＤ配線に寄生する抵抗（ＲＧＮＤ）を示している。
【０００８】
【発明が解決しようとする課題】しかしながら、上述のような従来のヒータボードでは以下のような問題が生じる。
【０００９】パワートランジスタをＯＮさせた時にヒータに流れる電流は、ヒータの抵抗（ＲH）、電源配線抵抗（ＲＶＨ）、ＧＮＤ配線抵抗（ＲＧＮＤ）の全ての抵抗と、パワートランジスタの静特性からなる動作点によって決まるが、各ブロックのヒータが全てＯＮした時には、ヒータ電流がＲＨとＲＧＮＤに流入することにより電位を上昇させる。
【００１０】例えば、Ｎブロック全てのヒータがＯＮした時の配線抵抗成分の値を、１ブロックの場合に換算させて考えると、Ｎ（ＲＶＨ＋ＲＧＮＤ）
となり、ＲＨに対して、配線抵抗成分（ＲＶＨ＋ＲＧＮＤ）がＮ倍されて大きな値となる。一方、Ｎブロックのうち一つのブロックのヒータのみがＯＮした場合の配線抵抗成分の値は、ＲＶＨ＋ＲＧＮＤとなる。
【００１１】従って、パワートランジスタのＯＮ抵抗値をＲＯＮとすると、ヒータ電流（ＩＨ）の値は、ワースト状態（Ｎブロック全てでヒータＯＮ）で、ＩＨ＝ＶＨ／（ＲＯＮ＋Ｎ（ＲＶＨ＋ＲＧＮＤ））
となり、ベスト状態（１ブロックのヒータのみＯＮ）で、ＩＨ＝ＶＨ／（ＲＯＮ＋ＲＨＶ＋ＲＧＮＤ）
と概算できる。
【００１２】実際のヒータボードでは、ワースト状態でもヒータに所望の電力を供給できるように電源電圧ＶＨをより高く設定しており、また、電源及びＧＮＤの配線抵抗値を極力抑えるように設計している。しかしながら、この条件のままでベスト状態で駆動されると、ヒータには過剰な電力が供給されることになり、ヒータの寿命を損なう可能性がある。
【００１３】近年は高速記録が要求されており、これを達成するために、単位時間内にＯＮさせるヒータ数を増やす、つまりヒータＢｉｔ数を増大させることが行われているが、これによって、ヒータボードのチップ面積が拡大している。
【００１４】図５は、Ｂｉｔ数が多いヒータボードにおける配置例を示す図である。図中５０５はヒータボードであり、５０１は電源配線、５０２はＧＮＤ配線、５０３はヒータである。図示されたように、ヒータ数が増えると、ヒータ５０３に電力を供給する電源配線５０１、ＧＮＤ配線５０２の抵抗値がさらに増大する傾向にあり、かつ、半導体回路内の相対誤差（素子間ペア性）が増大する傾向にある。
【００１５】図６は、１Ｂｉｔのヒータ駆動回路を示す図である。ヒータ電流ＩＨの値は、ＮＭＯＳ静特性とヒータ抵抗ＲＨと電源電圧ＶＨから決定される。図７は、ＮＭＯＳトランジスタの一般的な温度特性を示している。図中Ｔｅｍｐ１＜Ｔｅｍｐ２＜Ｔｅｍｐ３であり、温度が上昇すると共に電流駆動能力は低下する傾向を示す。従って、ヒータ電流ＩＨも温度上昇に反比例し低下し（ＩＨ１＞ＩＨ２＞ＩＨ３）、これによりヒータの駆動電力が低下して、十分な熱エネルギーが得られずに記録品位が損なわれる場合が生じる。
【００１６】図８は、ＮＭＯＳトランジスタの静特性を電源電圧ＶＨの変動に伴なう負荷線と共に示した図である。電源電圧のＶＨの通常の値をＶＨ（ｔｙｐ）、その変動による最大値をＶＨ（ｍａｘ）、最小値をＶＨ（ｍｉｎ）とすると、対応するヒータ電流の値は、それぞれの負荷線からＩＨ（ｔｙｐ）、ＩＨ（ｍａｘ）、ＩＨ（ｍｉｎ）となり、電源電圧ＶＨの電圧変動によりヒータ電流ＩＨが変動し、電源電圧ＶＨが低い場合には、ヒータの駆動電力が低下して記録品位が損なわれる原因となる。一方、電源電圧ＶＨが高い場合には、ヒータの駆動電力が過大となりヒータの寿命が損なわれる。このような不具合を回避するためには、バラツキの少ない高価な電源ユニットを別に設けて、安定した電源電圧ＶＨを供給する必要がある。
【００１７】このため、インクジェット記録用基板にＭＯＳトランジスタにより構成された定電流源を設けることが提案されている。しかしながら、いずれも図４に示すような、トランジスタのソース−ドレイン間電圧（ＶＤＳ）に比例してドレイン電流（ＩＤＳ）も変動するアーリー効果の影響により、負荷の抵抗値が変動すれば所望の電流を流すことは不可能である。なお、定電流回路がバイポーラトランジスタで構成される場合も同様であることは言うまでもない。
【００１８】以上述べたことをまとめると、ヒータボードに関して以下のような問題がある。
【００１９】１．画像データによって、ヒータに過剰な電力が供給される場合が有り、これによりヒータの寿命が低下する。
【００２０】２．ヒータのＢｉｔ数を増大させると素子間ペア性が悪化する傾向にあり、ヒータ電流にばらつきが生じて、記録画像にばらつきが生じる原因となる。
【００２１】３．ヒータを駆動するＮＭＯＳトランジスタの静特性に温度変化があり、その影響でヒータに十分な電力を供給できず、記録品位が低下する場合がある。
【００２２】４．ヒータに供給される電力のばらつきを小さくするためには、電源電圧のばらつきの範囲が狭い高価な電源ユニットが必要となる。
【００２３】５．従来の定電流駆動回路においては、トランジスタのアーリー効果の影響により、所望の電流をヒータに流すことが出来ない。
【００２４】このような問題は、インクジェット記録装置のヒータボードに限ったことではなく、様々なタイプの記録素子、任意の抵抗素子、及び電荷注入量に応じて発光量を制御される素子つまり電流によって制御される素子（ＬＥＤ、有機ＥＬ等）を負荷として駆動する場合にも同様な問題が生じる。
【００２５】本発明は以上のような状況に鑑みてなされたものであり、温度変化や駆動素子の特性に影響されず、負荷に流れる電流を一定とすることのできる定電流回路、記録素子基板及び記録装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】上記の目的を達成するために本発明の定電流回路は、負荷と、前記負荷に直列に接続された駆動用トランジスタと、定電流源と、ソースが前記定電流源に接続され、ゲートが前記負荷の一端及び前記駆動用トランジスタのドレインに接続された第１のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレイン及び前記駆動用トランジスタのゲートに接続された第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記負荷に流れる電流を一定とする電流調整回路と、を備えている。
【００２７】また、上記目的を達成する本発明の記録素子基板は、複数の記録素子と、各記録素子に対応して設けられ、それぞれの記録素子を駆動する前記複数の駆動用トランジスタと、選択された記録素子に対応する駆動用トランジスタを通電させるスイッチ手段と、定電流源と、ソースが前記定電流源に接続され、ゲートが前記スイッチ手段を介して選択された記録素子の一端及び該記録素子に対応する駆動用トランジスタのドレインに接続される第１のトランジスタと、ゲート及びドレインが前記スイッチ手段を介して前記第１のトランジスタのドレイン及び前記選択された記録素子に対応する駆動用トランジスタのゲートに接続される第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記選択された記録素子に対応し、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記選択された記録素子に流れる電流を一定とする電流調整回路と、を備えている。
【００２８】このようにすると、電源として出力電圧の変動の少ない高価な電源を用いることなく、駆動用トランジスタの温度特性や配線抵抗の影響によって負荷に流れる電流が変動することを防止できる。
【００２９】従って、記録素子基板に適用した場合には、記録素子の駆動条件が安定するので記録素子の寿命を延ばすことが可能となると共に、各記録素子による記録特性が均一化されてより高品位な画像の記録が可能になる。また、このような記録素子基板は既存の半導体製造プロセスで製造できるので、全体としてコストダウンを達成することができる。
【００３０】
【発明の実施の形態】以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００３１】なお、以下に説明する実施形態では、本発明に係る定電流回路をインクジェット記録方式を用いた記録装置（プリンタ）の記録素子基板（ヒータボード）に適用した場合を例に挙げて説明する。
【００３２】本明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００３３】また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３４】さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。また、以下に用いる「素子基体」という語は、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線などが設けられた基体を示すものである。
【００３５】さらに、以下の説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン(built-in)）」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００３６】［第１の実施形態］始めに、記録装置の代表的な全体構成および制御構成について説明する。
【００３７】＜装置本体＞図１１は、代表的なインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。図１１において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。
【００３８】５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。
【００３９】５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。
【００４０】又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００４１】これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００４２】＜制御構成＞次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００４３】図１２はインクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００４４】上記制御構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
【００４５】ここでは、ＭＰＵ１７０１が実行する制御プログラムをＲＯＭ１７０２に格納するものとしたが、ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更に追加して、インクジェットプリンタＩＪＲＡと接続されたホストコンピュータから制御プログラムを変更できるように構成することもできる。
【００４６】なお、上述のように、インクタンクＩＴと記録ヘッドＩＪＨとは一体的に形成されて交換可能なインクカートリッジＩＪＣを構成しても良いが、これらインクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成して、インクがなくなったときにインクタンクＩＴだけを交換できるようにしても良い。
【００４７】＜インクカートリッジ＞図１３は、インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。インクカートリッジＩＪＣは、図１３に示すように、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能である。インクカートリッジＩＪＣにはこれがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００４８】なお、図１３において、５００はインク吐出口列である。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。
【００４９】＜定電流回路＞図１は、本発明による定電流回路の第１の実施形態を示す回路図である。図中１０１はヒータ抵抗、１０２はヒータに電流を通電させるＮＭＯＳトランジスタ、１０３は定電流源、１０４及び１０５はＰＭＯＳトランジスタ、１０６及び１０７はＮＭＯＳトランジスタである。
【００５０】定電流源１０３はヒータの電源ＶＨと共通でも別でもよいが、ここで示した例では別構成としている。ＮＭＯＳトランジスタ１０２はサイズがＮＭＯＳトランジスタ１０６及び１０７のｎ倍であり、ヒータ電流は電流源１０３の電流２Ｉに対してｎＩである。ＰＭＯＳトランジスタ１０４及び１０５はＰＭＯＳ差動対を構成し、それぞれのソースは定電流源１０３の出力に共通に接続され、それぞれのドレインはカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されている。
【００５１】ＰＭＯＳトランジスタ１０４のゲートは、ヒータ１０１とＮＭＯＳトランジスタ１０２のドレインに共通接続され、ＮＭＯＳトランジスタ１０２のソース−ドレイン間電圧（ＶＤＳ）をモニタしている。ＰＭＯＳトランジスタ１０５のゲートは、ＰＭＯＳトランジスタ１０５のドレインとＮＭＯＳトランジスタ１０７のドレインとに共通に接続されている。ＮＭＯＳトランジスタ１０７のゲートは、ＮＭＯＳトランジスタ１０６のゲート及びドレインに共通に接続されている。
【００５２】以下、このような定電流回路の動作について説明する。ここで、ＰＭＯＳトランジスタ１０４のゲート電位をＶ１、ＰＭＯＳトランジスタ１０５のゲート電位をＶ２として、Ｖ１とＶ２との大小関係に関連して説明する。
【００５３】Ｖ１＞Ｖ２の場合：ＰＭＯＳ１０４のゲート電位に比べてＰＭＯＳ１０５のゲート電位が低い為に、ＰＭＯＳ１０５に流れる電流がＰＭＯＳ１０４に流れる電流より多くなる。次に各ＰＭＯＳからの電流はＮＭＯＳ１０６及び１０７のドレインにそれぞれ流入し、ＮＭＯＳ１０６のドレインに流れる電流がＮＭＯＳ１０７のゲートにも流れるため、ＮＭＯＳ１０７とＰＭＯＳ１０５のドレイン電位が上昇する。そして、そのドレインに接続されているＰＭＯＳ１０５のゲートの電位、すなわちＶ２が上昇する。
【００５４】Ｖ１＜Ｖ２の場合：ＰＭＯＳ１０４のゲート電位が低いので、ドレイン電流がＰＭＯＳ１０５ドレイン電流より多く流れる、ＮＭＯＳ１０６及び１０７のカレントミラー回路によってＮＭＯＳ１０７のドレイン電位が低下し、ＰＭＯＳ１０５のゲート電位、すなわちＶ２が低下する。
【００５５】このような一連の動作によって、Ｖ１＝Ｖ２となって回路はバランス状態となる。このときにＮＭＯＳ１０６及び１０７には定電流Ｉがそれぞれ流れる。
【００５６】ＮＭＯＳ１０４のゲートは、ＮＭＯＳ１０２のドレインに接続されているので、ＮＭＯＳ１０７のドレイン電圧は、ＮＭＯＳ１０２のドレイン電圧と等しくなる。そして、ＮＭＯＳ１０２のゲートはＮＭＯＳ１０６及び１０７のゲートと共通に接続されており、ＮＭＯＳ１０６及び１０７のサイズをｎ倍したＮＭＯＳ１０２には電流ｎＩが流れることになる。
【００５７】このように本実施形態の定電流回路によれば、図４に示したような、接続された負荷の抵抗値に応じたＭＯＳトランジスタのアーリー効果による電流のアンバランスがなく、かつ、配線抵抗による影響がなくなり、ヒータに所望の電流を流すことが出来る。
【００５８】配線抵抗による影響がないということは、ヒータと駆動回路とを分離し、両者をワイヤーボンディングや熱融着によって接続した場合の接触抵抗による影響を無くす事が出来る事を意味し、安価な材料上にヒータを分離して形成し、後で駆動回路と接続させるようにすることで更なるコストダウンを行うことが出来る。
【００５９】＜ヒータボード＞図２は、図１の定電流回路を用いたヒータボードの具体的な回路図を示している。図２において、図１と同様な部分には同じ符号を付して説明を省略する。
【００６０】ここでは２つのブロックだけが示されているが、各ブロック２００毎に、図１に示す定電流回路を含む駆動回路部２０１と、Ｎ（＝３２）個のヒータを含むヒータ部２０２がある。
【００６１】ＮＭＯＳ１０８はロジックデータによってＯＮ／ＯＦＦするセレクトスイッチであり、ＮＭＯＳ１０２のドレイン電圧をモニタする。ＮＭＯＳ１０９は同じくロジックデータによってＯＮ／ＯＦＦするセレクトスイッチであり、ＮＭＯＳ１０２のゲート電位をコントロールする。ＰＭＯＳ１１０は、駆動させたくないヒータや動作させたくないタイミングにおいて、ヒータに電流を流させないようにＮＭＯＳ１０２のゲート電位をローレベルに固定させる。
【００６２】１１１はＡＮＤ回路であり、第１のＢｌｏｃｋセレクト信号１１３（この場合１であるが、所望のブロックを任意に選択すればよい）、第１のＢｉｔセレクト信号１１５（この場合１であるが、所望のＢｉｔを任意に選択すればよい、また図ではＢｉｔセレクト信号は１〜ｎ＝３２までの場合を示している）、ＨＥ信号１１２の全てがハイレベルの時に初めて出力をローレベルからハイレベルに切り換えて、ＮＭＯＳ１０８及び１０９をＯＮにすると共に、ＰＭＯＳ１１０をＯＦＦにして、ヒータに所望の電流を通電させる。任意のヒータをＯＮさせるには１〜ｎのＢｉｔセレクト信号のうち一つだけをハイレベルにすればよい。
【００６３】１１８は電源配線に寄生する配線抵抗ＲＶＨ、１１９はＧＮＤ配線に寄生する配線抵抗ＲＧＮＤをそれぞれ示しているが、ヒータには定電流が流れるので、これらの配線抵抗に起因する電圧降下によってヒータに供給される電力の低下がなく、またこれを防止するために、過剰にヒータに電力を供給する必要がない。
【００６４】前述したように、高速記録に対応させるために、ヒータＢｉｔ数を増加させてヒータボードのチップ面積を増大すると、ヒータボード内の素子間ばらつきは大きくなる傾向がある。一般的に、半導体回路は小さい面積内に回路素子を形成することで、その素子間の相対的ばらつきが出にくいと認識されているが、チップの大面積化に伴い、素子間の相対性（ペア性）が低下する。
【００６５】特に、ヒータボードにおいては、ＮＭＯＳトランジスタ１０２はヒータに大電流（１００ｍＡオーダー）を流すために、Ｗ／Ｌ（Ｗ：ゲート幅、Ｌ：ゲート長）が大きく設定されるためペア性のミスマッチを起こしやすい。例えば、６００ｄｐｉ間隔（４２．５μｍ）で２５６Ｂｉｔのヒータが配置されているヒータボードの場合、ＮＭＯＳトランジスタ１０２の群の長さが、４２．５μｍ×２５６＝１０．８８ｍｍにまで及ぶ。
【００６６】図９は、本実施形態の定電流回路を用いたヒータボードの配置例を示す図である。図中１０００はヒータボードであり、１００１は電源配線、１００２はＧＮＤ配線、１００３はヒータである。図示されたように、ヒータをブロック毎に分割・制御するべく、各ブロック毎に定電流回路１００４が設けられている。このため、例えば、ヒータ数を３２Ｂｉｔで一つのブロックを構成すると、各ブロックのＮＭＯＳトランジスタ１０２の群の長さは、４２．５μｍ×３２＝１．３６ｍｍとなり、素子間のペア性を確保するのが容易となる。なお、ブロック内のヒータＢｉｔ数をより少なくすれば、ペア性がより向上することは言うまでもない。
【００６７】以上説明したように本実施形態によれば、大面積のヒータボードを小さい面積毎（ブロック毎）に分割して定電流駆動を行うことで、ブロック内のペア性を確保しながら、ヒータに所望の電流を流すことが出来る。
【００６８】また、記録速度をより一層向上させる為にヒータＢｉｔ数を増やした場合、ヒータボード内では電力及びＧＮＤ配線が更に長くなり、配線抵抗値を増大させることとなるが、これ防止するために、配線材をＡＬからＣｕに変更して比抵抗を低下させるように半導体プロセス工程を追加する方法が知られているが、本実施形態の定電流回路を用いれば、既存の安価なＡＬ配線プロセスで容易に構成できる。
【００６９】電源電圧の変動によるヒータ電流の変動が生じないので、電源電圧としてばらつきの少ない高価な電源ユニットを必要としない。
【００７０】ヒータを駆動するＮＭＯＳトランジスタの温度上昇に伴う電流駆動能力の低下に対して、所望の電流になるようにゲート電圧をフィードバック制御するため、ヒータ電流に温度による変動がない。
【００７１】本実施形態の定電流回路を、駆動トランジスタの動作条件をサンプル回路で再現して電流値を高精度に制御するＯＰアンプを用いて構成することも出来るが、このようにすると、ＯＰアンプとその周辺回路の分だけチップ数が増加する。しかしながら本実施形態の構成によれば、少ない素子数でヒータを定電流駆動することが実現できる。
【００７２】［変形例１］上記第１の実施形態の変形例として、トランジスタ１０２のソースを電源ＶＨに接続し、ヒータ１０１の一端をトランジスタ１０２のドレインに接続し、他端をＧＮＤに接続する構成も考えられる。
【００７３】この場合、図１においてＰ型として示されているトランジスタ（１０４、１０５）はＮ型のトランジスタとなり、Ｎ型として示されているトランジスタ（１０２、１０６、１０７）はＰ型のトランジスタとなり、定電流源１０３とこれらトランジスタ（１０４〜１０７）との接続も、ＧＮＤとトランジスタ１０４（及び１０５）のソースとの間に定電流源が設けられ、トランジスタ１０６（及び１０７）のソースが電源に接続される。
【００７４】このような構成においても上記第１の実施形態と同様に機能し、同様な効果が得られる。
【００７５】[変形例２]上記第１の実施形態、およびそれらの変形例において、Ｎ型ＭＯＳトランジスタはＮＰＮバイポーラトランジスタ、Ｐ型ＭＯＳトランジスタはＰＮＰトランジスタに置き換え、ＭＯＳトランジスタのゲートをバイポーラトランジスタのベース、ドレインをコレクタ、ソースをエミッタに対応させれば、バイポーラトランジスタで構成した回路が同様な動作をすることは言うまでもない。
【００７６】［他の実施形態］以上説明した実施形態においては、本発明に係る定電流回路をインクジェットプリンタのヒータボードに適用した場合について説明したが、本発明に係る定電流回路は、インクジェットプリンタのヒータのみならず、様々なタイプの記録素子、任意の抵抗素子、及び電流によって制御される素子（ＬＥＤ、有機ＥＬ等）の駆動制御にも同様に使用できることは言うまでもない。
【００７７】一例として、図１０に有機ＥＬ素子を使ったアクティブマトリックス駆動回路の一部を示してある。図１０は図１に示した定電流回路を用いている。
【００７８】以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００７９】その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。
【００８０】この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００８１】このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
【００８２】記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書に記載された構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
【００８３】さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００８４】加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【００８５】また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【００８６】さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
【００８７】以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【００８８】加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。
【００８９】このような場合インクは、特開昭５４−５６８４７号公報あるいは特開昭６０−７１２６０号公報に記載されるような、多孔質シート凹部または貫通孔に液状または固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。
【００９０】さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００９１】
【発明の効果】以上説明したように本発明によれば、電源として出力電圧の変動の少ない高価な電源を用いることなく、駆動用トランジスタの温度特性や配線抵抗の影響によって負荷に流れる電流が変動することを防止できる。
【００９２】従って、本発明を記録素子基板に適用した場合には、記録素子の駆動条件が安定するので記録素子の寿命を延ばすことが可能となると共に、各記録素子による記録特性が均一化されてより高品位な画像の記録が可能になる。また、このような記録素子基板は既存の半導体製造プロセスで製造できるので、全体としてコストダウンを達成することができる。
【図面の簡単な説明】
【図１】本発明の定電流回路の第１の実施形態を示す回路図である。
【図２】図１の回路を用いたヒータボードの具体的回路図である。
【図３】従来のヒータボードのヒータ駆動回路を部分的に示した等価回路図である。
【図４】トランジスタのソース−ドレイン間電圧（ＶＤＳ）に比例してドレイン電流（ＩＤＳ）も変動するアーリー効果を示すグラフである。
【図５】Ｂｉｔ数が多いヒータボードにおける配置例を示す図である。
【図６】従来技術による１Ｂｉｔのヒータ駆動回路を示す図である。
【図７】ＮＭＯＳトランジスタの一般的な温度特性を示すグラフである。
【図８】ＮＭＯＳトランジスタの静特性を電源電圧ＶＨの変動に伴なう負荷線と共に示した図である。
【図９】図１の定電流回路を用いたヒータボードの配置例を示す図である。
【図１０】図１の定電流駆動をアクティブマトリックス駆動に応用した例を示した図である。
【図１１】本発明の好適な実施形態を適用するプリンタの外観を示す図である。
【図１２】図１１のプリンタの制御構成を示すブロック図である。
【図１３】図１１のプリンタのインクジェットカートリッジを示す図である。
【符号の説明】
１０１ ヒータ
１０２ 駆動用ＮＭＯＳトランジスタ
１０３ 定電流源
１０４、１０５、１１０ ＰＭＯＳトランジスタ
１０６、１０７、１０８、１０９ ＮＭＯＳトランジスタ
１１１ ＡＮＤ回路
１１７ ヒータ電源
１１８ 電源配線寄生抵抗
１１９ ＧＮＤ配線寄生抵抗
１２０ ＧＮＤ
【特許請求の範囲】
【請求項１】 負荷と、前記負荷に直列に接続された駆動用トランジスタと、定電流源と、ソースが前記定電流源に接続され、ゲートが前記負荷の一端及び前記駆動用トランジスタのドレインに接続された第１のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレイン及び前記駆動用トランジスタのゲートに接続された第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記負荷に流れる電流を一定とする電流調整回路と、を備えることを特徴とする定電流回路。
【請求項２】 前記第２及び第４のトランジスタと前記駆動用トランジスタとのサイズの比が１対ｎであり、前記定電流源から出力される電流値を２Ｉとしたとき、前記負荷に流れる電流値がｎＩであることを特徴とする請求項１に記載の定電流回路。
【請求項３】 前記負荷の他端が電源に接続され、前記駆動用トランジスタのソース、前記第２及び第４のトランジスタのソースが接地されていることを特徴とする請求項１又は２に記載の定電流回路。
【請求項４】 前記駆動用トランジスタ、前記第２及び第４のトランジスタがＮ型ＭＯＳトランジスタであり、前記第１のトランジスタがＰ型ＭＯＳトランジスタであることを特徴とする請求項３に記載の定電流回路。
【請求項５】 前記負荷の他端が接地され、前記駆動用トランジスタのソース、前記第２及び第４のトランジスタのソースが電源に接続されていることを特徴とする請求項１又は２に記載の定電流回路。
【請求項６】 前記駆動用トランジスタ、前記第２及び第４のトランジスタがＰ型ＭＯＳトランジスタであり、前記第１のトランジスタがＮ型ＭＯＳトランジスタであることを特徴とする請求項５に記載の定電流回路。
【請求項７】 前記負荷が、抵抗素子、及び電荷量に比例して発光量を制御できる電荷注入型発光素子のいずれかであることを特徴とする請求項１から６のいずれか１項に記載の定電流回路。
【請求項８】 前記電荷注入型発光素子が、ＬＥＤ及びＥＬ素子のいずれかであることを特徴とする請求項７に記載の定電流回路。
【請求項９】 前記Ｎ型ＭＯＳトランジスタの代わりに、ＮＰＮバイポーラトランジスタ、Ｐ型ＭＯＳトランジスタの代わりにＰＮＰバイポーラトランジスタを用いたことを特徴とする請求項４又は６に記載の定電流回路。
【請求項１０】 複数の記録素子と、各記録素子に対応して設けられ、それぞれの記録素子を駆動する前記複数の駆動用トランジスタと、選択された記録素子に対応する駆動用トランジスタを通電させるスイッチ手段と、定電流源と、ソースが前記定電流源に接続され、ゲートが前記スイッチ手段を介して選択された記録素子の一端及び該記録素子に対応する駆動用トランジスタのドレインに接続される第１のトランジスタと、ゲート及びドレインが前記スイッチ手段を介して前記第１のトランジスタのドレイン及び前記選択された記録素子に対応する駆動用トランジスタのゲートに接続される第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記選択された記録素子に対応し、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記選択された記録素子に流れる電流を一定とする電流調整回路と、を備えたことを特徴とする記録素子基板。
【請求項１１】 前記複数の記録素子がブロックに分割され、各ブロック毎に前記スイッチ手段と、前記電流調整回路とを含むことを特徴とする請求項１０に記載の記録素子基板。
【請求項１２】 前記記録素子が電気熱変換体を含むことを特徴とする請求項１０又は１１に記載の記録素子基板。
【請求項１３】 請求項１０から１２のいずれか１項に記載の記録素子基板を備えたことを特徴とする記録装置。
【請求項１】 負荷と、前記負荷に直列に接続された駆動用トランジスタと、定電流源と、ソースが前記定電流源に接続され、ゲートが前記負荷の一端及び前記駆動用トランジスタのドレインに接続された第１のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレイン及び前記駆動用トランジスタのゲートに接続された第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記負荷に流れる電流を一定とする電流調整回路と、を備えることを特徴とする定電流回路。
【請求項２】 前記第２及び第４のトランジスタと前記駆動用トランジスタとのサイズの比が１対ｎであり、前記定電流源から出力される電流値を２Ｉとしたとき、前記負荷に流れる電流値がｎＩであることを特徴とする請求項１に記載の定電流回路。
【請求項３】 前記負荷の他端が電源に接続され、前記駆動用トランジスタのソース、前記第２及び第４のトランジスタのソースが接地されていることを特徴とする請求項１又は２に記載の定電流回路。
【請求項４】 前記駆動用トランジスタ、前記第２及び第４のトランジスタがＮ型ＭＯＳトランジスタであり、前記第１のトランジスタがＰ型ＭＯＳトランジスタであることを特徴とする請求項３に記載の定電流回路。
【請求項５】 前記負荷の他端が接地され、前記駆動用トランジスタのソース、前記第２及び第４のトランジスタのソースが電源に接続されていることを特徴とする請求項１又は２に記載の定電流回路。
【請求項６】 前記駆動用トランジスタ、前記第２及び第４のトランジスタがＰ型ＭＯＳトランジスタであり、前記第１のトランジスタがＮ型ＭＯＳトランジスタであることを特徴とする請求項５に記載の定電流回路。
【請求項７】 前記負荷が、抵抗素子、及び電荷量に比例して発光量を制御できる電荷注入型発光素子のいずれかであることを特徴とする請求項１から６のいずれか１項に記載の定電流回路。
【請求項８】 前記電荷注入型発光素子が、ＬＥＤ及びＥＬ素子のいずれかであることを特徴とする請求項７に記載の定電流回路。
【請求項９】 前記Ｎ型ＭＯＳトランジスタの代わりに、ＮＰＮバイポーラトランジスタ、Ｐ型ＭＯＳトランジスタの代わりにＰＮＰバイポーラトランジスタを用いたことを特徴とする請求項４又は６に記載の定電流回路。
【請求項１０】 複数の記録素子と、各記録素子に対応して設けられ、それぞれの記録素子を駆動する前記複数の駆動用トランジスタと、選択された記録素子に対応する駆動用トランジスタを通電させるスイッチ手段と、定電流源と、ソースが前記定電流源に接続され、ゲートが前記スイッチ手段を介して選択された記録素子の一端及び該記録素子に対応する駆動用トランジスタのドレインに接続される第１のトランジスタと、ゲート及びドレインが前記スイッチ手段を介して前記第１のトランジスタのドレイン及び前記選択された記録素子に対応する駆動用トランジスタのゲートに接続される第２のトランジスタとを含み、ソースが前記定電流源及び前記第１のトランジスタのソースに接続された第３のトランジスタと、ドレインが前記第３のトランジスタのゲート及びドレインに接続され、ゲートが前記第２のトランジスタのゲート及びドレイン、前記駆動用トランジスタのゲートに接続された第４のトランジスタとを含み、前記選択された記録素子に対応し、前記駆動トランジスタのドレイン電位と第４のトランジスタのドレイン電位が実質的に同じになるように、前記駆動トランジスタのゲートと第４トランジスタのゲート電位を共通に制御して、前記選択された記録素子に流れる電流を一定とする電流調整回路と、を備えたことを特徴とする記録素子基板。
【請求項１１】 前記複数の記録素子がブロックに分割され、各ブロック毎に前記スイッチ手段と、前記電流調整回路とを含むことを特徴とする請求項１０に記載の記録素子基板。
【請求項１２】 前記記録素子が電気熱変換体を含むことを特徴とする請求項１０又は１１に記載の記録素子基板。
【請求項１３】 請求項１０から１２のいずれか１項に記載の記録素子基板を備えたことを特徴とする記録装置。
【図４】
【図７】
【図１】
【図２】
【図３】
【図６】
【図５】
【図８】
【図９】
【図１０】
【図１１】
【図１３】
【図１２】
【図７】
【図１】
【図２】
【図３】
【図６】
【図５】
【図８】
【図９】
【図１０】
【図１１】
【図１３】
【図１２】
【公開番号】特開２００３−５８２６４（Ｐ２００３−５８２６４Ａ）
【公開日】平成１５年２月２８日（２００３．２．２８）
【国際特許分類】
【出願番号】特願２００１−２４４６６３（Ｐ２００１−２４４６６３）
【出願日】平成１３年８月１０日（２００１．８．１０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１５年２月２８日（２００３．２．２８）
【国際特許分類】
【出願日】平成１３年８月１０日（２００１．８．１０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]