【課題】基準電圧発生回路を構成するエンハンスメント型ＭＯＳＦＥＴとデプレッション型ＭＯＳＦＥＴとの間の温度特性の差を小さくすることができ、基準電圧発生回路の出力電圧の温度特性を改善することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板６上においてＲｅｆ回路領域８およびＣＭＯＳ領域７に跨るようにゲート絶縁膜６６を形成した後、ＣＭＯＳ領域７の部分を選択的に除去する。次に、熱酸化により、ゲート絶縁膜６６が除去されたＣＭＯＳ領域７に第１ゲート絶縁膜１２を形成し、同時に、Ｒｅｆ回路領域８に残っているゲート絶縁膜６６を厚くして第１ゲート絶縁膜１２よりも厚い第２ゲート絶縁膜１３を形成する。 （もっと読む）

【課題】出力電圧の温度特性を補正し、出力電圧の変動を抑制することができるバンドギャップリファレンス回路及び電源回路を提供すること。
【解決手段】ＢＧＲ回路１００は、電源端子ＶＤＤとグランド端子ＧＮＤとの間に接続さ、ベースが出力端子Ｔ_ＯＵＴと接続されるバイポーラトランジスタＱ１及びＱ２を有する。グランド端子ＧＮＤとバイポーラトランジスタＱ１との間には抵抗Ｒ１が接続される。抵抗Ｒ１とバイポーラトランジスタＱ２との間には抵抗Ｒ２ａ及びＲ２ｂが直列に接続される。抵抗Ｒ２ａ及びＲ２ｂ間のノードとグランド端子ＧＮＤとの間には温度補正回路１０が接続される。温度補正回路１０は抵抗Ｒ２ａ及びＲ２ｂ間のノードとグランド端子ＧＮＤとの間に接続され、ベースが抵抗Ｒ１のバイポーラトランジスタＱ１側端とトランジスタＱ１１を有する。また、トランジスタＱ１１と直列に接続される抵抗Ｒ１１を有する。 （もっと読む）

【課題】高温時でもエンハンスメント型Ｎチャネルトランジスタが弱反転状態で動作できる定電流回路を提供する。
【解決手段】カレントミラー回路と定電流生成ブロック回路とオフリーク回路を備えた定電流回路において、オフリーク回路は、ゲートとソースが接地端子に接続され、ドレインが定電流回路の出力に接続される第一のエンハンスメント型Ｎチャネルトランジスタで構成される。これにより、定電流を生成するエンハンスメント型Ｎチャネルトランジスタのゲート−ソース間電圧の上昇を抑えることで、弱反転状態での動作を保つ。 （もっと読む）

【課題】小規模の付加回路により、基準電圧の温度特性を簡易な調整によって十分に改善することができる基準電圧発生回路を提供する
【解決手段】バイポーラトランジスタ１０６、バイポーラトランジスタ１０６と並列に接続されるバイポーラトランジスタ１０７、バイポーラトランジスタ１０７のエミッタに一端が接続される抵抗素子１０４、バイポーラトランジスタ１０６のベース電位と、バイポーラトランジスタ１０７のベース電位との差分によって生じる差電圧を発生させる抵抗素子１０９、バイポーラトランジスタ１０６のエミッタ電位と抵抗素子１０４の他端の電位とが等しくなるように動作する演算増幅器１０５によって基準電圧発生回路を構成し、抵抗素子１０９が生成する差電圧が、温度によって変化する。 （もっと読む）

【課題】出力電圧における温度補償をする際の抵抗のばらつきの影響を低減する。
【解決手段】基準電圧（Ｖｒｅｆ）を生成して出力端から出力するバンドギャップリファレンス回路（１）と、基準電圧の分割電圧（ノードＡの電圧）とダイオード（３６）の順方向電圧との差電圧に応じて差電圧を電流に変換する電圧電流変換回路（３に相当）と、を備え、電圧電流変換回路は、変換された電流（１９）を出力端にフィードバックする。 （もっと読む）

【課題】高温環境下又は低温環境下であっても温度依存性を効果的に抑制し得る基準電圧発生回路をより簡易に実現する。
【解決手段】基準電圧発生回路１は、基準電圧Ｖｒｅｆを生成すると共に、環境温度が所定の温度範囲のときに環境温度が上昇するにつれて基準電圧Ｖｒｅｆが減少側に変化しようとする特性を有する基準電圧回路３と、ダイオードＶｆ１（基準素子）の特性の変化に基づいて素子温度に応じた出力が生成される温度検知部４と、温度検知部４からの出力に基づいて基準電圧Ｖｒｅｆを補正する基準電圧補正部５とを備えている。そして、基準電圧補正部５は、環境温度が所定の温度範囲のときに、環境温度が上昇するほど、その上昇に応じて基準電圧Ｖｒｅｆが減少側に変化することを抑制する量を大きくするように、温度検知部４からの出力に基づいて基準電圧回路３における所定電流経路の電流量を変化させている。 （もっと読む）

【課題】温度変化の影響を受けにくい過電流検出回路を提供する。
【解決手段】ダイオード列５５を設け、ダイオード列５５のアノード端をデプレッション型トランジスタＤＮＭ１のソース端子に接続するとともに、ダイオード列５５のカソード端とデプレッション型トランジスタＤＮＭ１の基板を基準電位に接続する。ダイオード列５５を構成する各ダイオードの順方向電圧をＶｆ、ダイオード列５５を構成するダイオードの数をｍ（ｍは１以上の整数）とすると、デプレッション型トランジスタＤＮＭ１の基板バイアス電圧Ｖｂは、Ｖｂ＝ｍ×Ｖｆとなる。ダイオードの順方向電圧Ｖｆは負の温度係数をもつから、基板バイアス電圧Ｖｂも負の温度係数をもつ。これにより閾値電圧に負の温度係数をもたせて、ドレイン電流Ｉ_Ｄの温度特性と相殺させる。 （もっと読む）

【課題】プロセス変動によるバラつき要因が少ない基準電圧回路の提供。
【解決手段】第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。 （もっと読む）

【課題】温度依存性が少ない低電圧（１．２５Ｖ以下）の定電圧を発生する、基準電圧回路を提供すること。
【解決手段】二つのＰＮ接合を有し、いずれかのＰＮ接合に基づいた電圧Ｖｋと、二つのＰＮ接合の電圧の差に基づいた電流Ｉｋと、を出力するバンドギャップ電圧発生回路と、電圧Ｖｋを分圧する分圧回路と、を備え、分圧回路は入力する電流Ｉｋにより分圧電圧を補正して、基準電圧として出力する、構成とした。 （もっと読む）

【課題】温度特性の校正に必要なパラメータの可変範囲を小さくすることが可能な基準信号発生回路を提供する。
【解決手段】第１の基準電圧を発生する第１の非線形素子１と、第２の基準電圧を発生する第２の非線形素子２と、出力電圧Ｖｏに基づいて第１の非線形素子１および第２の非線形素子２に流れる電流を制御する電流制御回路３と、電流制御回路３の出力電圧Ｖｏの温度特性を別個に調整する温度特性調整素子６−１、６−２とを備える。 （もっと読む）

【課題】基準電圧立ち上がり時間の短縮が図れ、起動時間の遅延を防止することができるバンドギャップ基準電圧装置の提供。
【解決手段】バンドギャップ基準電圧装置は、出力端子３００ａより所定の基準電圧ＶＲＥＦを出力するバンドギャップ回路１０と、バンドギャップ回路１０に電流を供給して該バンドギャップ回路１０を起動させる定電流源１１と、バンドギャップ回路１０の起動時に、出力端子３００ａからバンドギャップ回路１０に電流を供給する電流供給部と、を備えたことを特徴とする。 （もっと読む）

【課題】ＢＧＲとレギュレータの温度特性を正しく補正する機能を持つ基準電圧発生回路を提供する。
【解決手段】分圧回路５０は、バンドギャップ基準電圧ＶＢＧＲを分圧した電圧ＶＴ１およびＶＴ２を出力する。レギュレータ６は、差動アンプＡＭＰ１と、差動アンプＡＭＰ１の出力とグランドとの間に直列接続された抵抗Ｒ４および抵抗Ｒ５とを含む。差動アンプＡＭＰ１の正の入力端子は、バンドギャップ基準電圧ＶＢＧＲを受け、負の入力端子は、抵抗Ｒ１とＲ２の接続ノードＮＤ６と接続する。ＢＧＲ回路４は、ＢＧＲ回路４内を流れる所定量の電流と所定の抵抗とによって定まる温度に応じて変化する電圧ＶＰＴＡＴを出力する。温度特性補正回路２は、電圧ＶＰＴＡＴと電圧ＶＴ１との差、および電圧ＶＰＴＡＴと電圧ＶＴ２との差に応じた大きさの補正電流ＩＣＯＲＲＥＣＴを接続ノードＮＤ６に流れるように制御する。 （もっと読む）

【課題】次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路について、ツェナーダイオードの製造ばらつき等が出力定電圧の温度特性に及ぼす影響を低減する。また、当該出力定電圧の温度特性の平坦性を向上する。また、回路規模の増大を抑制しつつ優れた起動性、応答性および安定性を実現する。
【解決手段】分圧回路３３２は直列接続されたダイオード３０４，３０６，３０８に対して並列的に設けられている。分圧回路３３２の低電位側接続点ｙの電圧は正の温度特性を示し、分圧回路３３２の高電位側接続点ｘの電圧は負の温度特性を示す。分圧点ｚにおける定電圧Ｖ０が平坦な温度特性を持つように分圧抵抗３１６，３１８の抵抗値が設定されている。分圧回路３３２の分圧点ｚは、フィードバックループに接続されることなく次段回路へ接続されることにより、次段回路へ定電圧Ｖ０を出力する。 （もっと読む）

【課題】電源瞬停時に出力ノードの電圧が低電位電源端子の電圧よりも大きく低下することを防止する。
【解決手段】基準電流発生回路１０と、該基準電流発生回路１０で発生した基準電流を基準電圧に変換して出力ノードＮ１から出力する電流電圧変換回路２０とを備えた定電圧出力回路において、出力ノードＮ１と低電位電源端子２との間に、アノードが低電位電源端子１に接続されカソードが出力ノードＮ１に接続されるダイオードＤ１を接続する。 （もっと読む）

【課題】消費電力の少ない基準電圧を発生する回路を、従来並みのサイズで提供することを目的とする。
【解決手段】
半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、
前記差電圧が印加される第一のトンネル電流素子と、
第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、
前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流す手段によって、
上記「差電圧に比例する電圧」を発生させることを特徴とする。 （もっと読む）

【課題】温度に対し高精度なリファレンス電圧の発生を実現する。
【解決手段】ダイオード接続されたトランジスタのベース−エミッタ間電圧を用いた、温度に対して負の特性を持つ電圧に、絶対温度に比例する正の特性を持つ電圧を加えて１次の温度補償を行うとともに、さらに前記トランジスタのベース−エミッタ間電圧に含まれる例えば２次の温度特性成分を打ち消す温度補償信号を発生するＮ次温度補償信号発生回路１０５を設け、ベース−エミッタ間電圧に、Ｎ次温度補償信号発生回路１０５からの温度補償信号Ｖｃｏｍｐを加えることにより、ベース−エミッタ間電圧に含まれる２次の温度特性成分による変動を抑制する。 （もっと読む）

【課題】温度特性の良い基準電圧回路を提供する。
【解決手段】ゲートとソースが接続された第一のデプレッショントランジスタに流れる電流に基づいた電流を、同じしきい値の第三のデプレッショントランジスタに流して、ゲートとソース間に電圧を発生させ、ゲートとソースが接続された第二のデプレッショントランジスタに流れる電流に基づいた電流を、同じしきい値の第四のデプレッショントランジスタに流して、ゲートとソース間に電圧を発生させる。この二つの電圧の差電圧を基に基準電圧を発生させることで、温度変化に対して電圧変動の少ない基準電圧を得る。 （もっと読む）

【課題】負荷回路の温度依存性を低減することができる電流源回路及びその調整方法を提供すること。
【解決手段】本発明の一態様である電流源回路１００は、出力端子３、端子５、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎ、抵抗Ｒ１及び選択回路１を有する。ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎは、出力端子３及び端子５間に並列に接続され、ゲートに定電圧Ｖｉが印加され、それぞれ異なるディメンジョンを有する。抵抗Ｒ１は、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎと端子５との間に接続される。選択回路１は、抵抗Ｒ１と出力端子３との間でＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎと直列に接続され、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎと直列に接続され、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎいずれかに選択的に出力電流を出力させる。 （もっと読む）

【課題】ダイオードのアノード側電圧を用いて出力電圧を生成する基準電圧回路において、ダイオード温度非直線性を補正し、基準電圧回路の出力電圧の温度係数を小さくすること。
【解決手段】温度補償型基準電圧回路は、ダイオードのアノード側の電圧に基づいて出力電圧を生成する基準電圧回路と、第１のトランジスタおよび第２のトランジスタから成る差動対を有する温度補償回路とを備え、第１のトランジスタは定電流源とダイオードのアノード端子との間に接続され基準電圧回路の第１のノードの電圧をゲート電極に受け、第２のトランジスタは定電流源と基準電位点との間に接続され記基準電圧回路の第２のノードの電圧をゲート電極に受け、第１のノードの電圧の温度依存性は第２のノードの電圧の温度依存性よりも大きい。 （もっと読む）

【課題】オフセットの影響を低減すると共に、温度依存性を微調整して基準電圧を目標値に近づけることのできる基準電圧回路および半導体集積回路の提供を図る。
【解決手段】第１および第２入力端子を有し、基準電圧VBGRを出力する第１増幅器AMPBM1と、第１負荷素子R1および第１ｐｎ接合素子Q1と、第２および第３負荷素子R2,R3並びに第２ｐｎ接合素子Q2と、を有し、さらに、前記第１増幅器における前記第１および第２入力端子間のオフセット電圧を低減するオフセット電圧低減回路AMPBS1と、第１および第２接続ノードIP,IMの電位を取り出す接続ノード電位取り出し回路ＲＥＧ１と、前記接続ノード電位取り出し回路により取り出された前記第１および第２接続ノードの電位に従って、前記第２ｐｎ接合素子Q2の面積を調整する面積調整回路PNPB1,CAREAと、を有するように構成する。 （もっと読む）