【課題】プロセス変動によるバラつき要因が少ない基準電圧回路の提供。
【解決手段】第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。 （もっと読む）

【課題】低消費電流で低電圧な定電圧を安定して得られる定電圧回路を提供すること。
【解決手段】定電圧回路Ａは、閾値電圧が極小でゲート長が特大のＭＯＳトランジスタＮ１を用いて低電流を作り出し、基準電圧Ｖ_REFを発生するＭＯＳトランジスタＮ２、これと対を成してカレントミラー回路を構成する各ＭＯＳトランジスタＮ３、Ｎ４、Ｎ７、及びその他の各ＭＯＳトランジスタＮ５、Ｎ６の何れについても低閾値電圧タイプとし、且つＭＯＳトランジスタＮ２、Ｎ３、Ｎ４、Ｎ７のゲート長ＬをＭＯＳトランジスタＰ１、Ｐ２のゲート長Ｌよりも増大させている。これにより、各ＭＯＳトランジスタＮ２〜Ｎ７のドレイン電極−ソース電極間の電圧Ｖｄｓが０．１Ｖ以上の飽和領域で動作する電圧値を保ち、所望の低い基準電圧Ｖ_REFを発生でき、カレントミラー回路を構成する際に正常動作が可能となり、定電圧出力端子４から低消費電流で低電圧な定電圧が得られる。 （もっと読む）

【課題】電源電圧が一時的に低下した場合であっても、その後電源電圧が上昇すれば基準電圧を素早く出力できるようにした電圧生成回路、および、リセット信号を素早く出力できるようにしたパワーオンリセット回路を提供する。
【解決手段】トランジスタＭＰ５およびＭＰ６が第１電源線Ｎ１およびノードＮ６間に直列接続されている。トランジスタＭＰ５が起動電流Ｉｓをセンシングし、トランジスタＭＰ６が基準電流Ｉｐをセンシングする。電源電圧ＶＤＤが低下したとしても、両トランジスタＭＰ５およびＭＰ６には閾値電圧以上となる電圧がゲートソース間に与えられる虞がなくなり、充電回路８には充電電流Ｉｏが充電されにくくなる。したがって、電源電圧ＶＤＤが再復帰して電源電圧が上昇したときには、トランジスタＭＰ４が起動電流ＩｓをノードＮ５に素早く供給でき、電流生成回路６は基準電流Ｉｐを素早く生成できる。 （もっと読む）

【課題】温度特性の良い基準電圧回路を提供する。
【解決手段】ゲートとソースが接続された第一のデプレッショントランジスタに流れる電流に基づいた電流を、同じしきい値の第三のデプレッショントランジスタに流して、ゲートとソース間に電圧を発生させ、ゲートとソースが接続された第二のデプレッショントランジスタに流れる電流に基づいた電流を、同じしきい値の第四のデプレッショントランジスタに流して、ゲートとソース間に電圧を発生させる。この二つの電圧の差電圧を基に基準電圧を発生させることで、温度変化に対して電圧変動の少ない基準電圧を得る。 （もっと読む）

【課題】面積の小さい定電流回路を提供する。
【解決手段】高い抵抗値の抵抗によらず、強反転領域の非飽和領域で動作するＮＭＯＳトランジスタ１３の高い抵抗値のオン抵抗により、定電流回路の定電流ＩＲＥＦが少なくなる。ＮＭＯＳトランジスタ１３の面積はこのトランジスタのオン抵抗の抵抗値と同じ抵抗値の抵抗の面積よりも小さいので、定電流回路の面積が小さくなる。 （もっと読む）

【課題】バンドギャップ型基準電圧発生回路において、高温における寄生ダイオードのリーク電流の影響を制御して、基準電圧の温度特性の向上を図る。
【解決手段】ＮＰＮ型ＢＩＰトランジスタＱ_１の寄生ダイオードＤ_１とは別に、ｉ個（ｉは１以上の自然数）の温度特性制御ダイオードＤ_３１〜Ｄ_３ｉをＮＰＮ型ＢＩＰトランジスタＱ_１のコレクタに接続する。温度特性制御ダイオードＤ_３１〜Ｄ_３ｉは、Ｐチャネル型ＭＯＳトランジスタＭ_１，Ｍ_２からなるカレントミラー回路を介して、寄生ダイオードＤ_２１〜Ｄ_２Ｋのリーク電流の増加による基準電圧Ｖrefへの影響をキャンセルするように作用する。 （もっと読む）

【課題】簡単な構成でデプレッション型ＭＯＳトランジスタの温度特性を補償する電流源回路を提供する。
【解決手段】２つのエンハンスメント型ＭＯＳトランジスタＱ２、Ｑ３から構成されたカレントミラー回路と、前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタＱ２のドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタＱ１と、前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタＱ２のソースに接続された負の温度特性を有する抵抗と、を含むことを特徴とする。 （もっと読む）

【課題】 1V以下の低電源電圧動作、及び数１０nA以下の低電流動作をし、かつ温度に依存しない基準電圧を、小さな回路規模で得ることにある。
【解決手段】 閾値電圧の異なる二つのP型FET、M1、M2で第一の電流ミラー回路を形成し、それらのうち閾値電圧の絶対値の大きいM1のゲートとドレインを短絡してダイオード接続しサブスレシホールド領域で動作させ、閾値電圧の絶対値の小さいM2は飽和動作領域で動作させるようにM1の寸法W/LをM2の約10倍に選んだものと、閾値電圧の異なる二つのN型FET、M3,M4で第二の電流ミラー回路を形成し、閾値電圧の高い方をサブスレシホールド領
域で動作させ、閾値電圧の低いM４は飽和動作領域で動作させるようにM３の寸法W/LをM４の
約１０倍に選んだものとで構成し、二つの電流ミラーの出力端を接続して閉回路
を形成し、M4に発生するゲート電圧を基準電圧として使用する基準電圧発生回路を構成している。 （もっと読む）

【課題】低電圧動作が可能で、電源変動及び温度変動に依存しない、カスコードカレントミラーを用いたバンドギャップリファレンス回路を含む基準信号発生回路を提供する。
【解決手段】メイン部１は、第１及び第２カスコードカレントミラー部１５及び１６と、バンドギャップを利用して基準信号を生成するリファレンス部１７とを備える。第１バイアス電圧発生部２は、第１カスコードカレントミラー部１５に流れる電流をコピーすることにより、第２カスコードカレントミラー部１６のバイアス電圧ＮＢＩＡＳＣを生成する。第２バイアス電圧発生部３は、第２カスコードカレントミラー部１６に流れる電流をコピーすることにより、第１カスコードカレントミラー部１５のバイアス電圧ＰＢＩＡＳＣを生成する。 （もっと読む）

【課題】デプレッション型ＭＯＳトランジスタとエンハンス型ＭＯＳトランジスタによって形成される基準電圧発生回路装置の面積を大きくすることなく基準電圧の温度特性を向上させる。
【解決手段】デプレッション型ＭＯＳトランジスタの濃度プロファイルを、第一導電型チャネル領域の基板表面側の不純物濃度が薄く、かつ前記第一導電型チャネル領域と第二導電型の基板領域もしくはウェル領域にて形成されるＰＮ接合付近の前記第一導電型チャネル領域の不純物濃度が濃くなるように制御することで基準電圧の温度特性を向上させる。 （もっと読む）

【課題】定電流源を構成するトランジスタに電流ばらつきがあっても、所望の出力電流に調整できる定電流回路(カレントミラー)回路を提供する。
【解決手段】このカレントミラー回路は、第１の電圧印加部分１２０の第１の電圧印加トランジスタであるＮＭＯＳトランジスタ１０２からＰＭＯＳトランジスタ１０１(電流源トランジスタ)のゲートに、ＰＭＯＳトランジスタ１０１のソースに印加する電源電圧(第２の電圧)ＶＣＣよりも低い電圧Ｖneg(第１の電圧)を印加し、第３の電圧印加部分１３０で上記ＰＭＯＳトランジスタ１０１のドレインにグランド(ＧＮＤ)電位を印加してＰＭＯＳトランジスタ１０１の閾値を調整できる。 （もっと読む）

【課題】電源電圧の変動に依存することなく、電源電圧変動除去比の良いバンドギャップ基準電圧回路を提供する。
【解決手段】電圧供給回路５１によって電源電圧Ｖ５は電源電圧Ｖｄｄの変動に依存しなくなる。すると、抵抗４１に発生する正の温度係数を持つ電圧（Ｖ３−Ｖ２）は、電源電圧Ｖｄｄでなくて電源電圧Ｖ５に基づくので、電源電圧Ｖｄｄの変動に依存しない。よって、バンドギャップ基準電圧回路の電源電圧変動除去比が良くなる。 （もっと読む）

【課題】大幅なコストアップを招くことなく耐圧を高めることができる基準電圧発生回路を提供する。
【解決手段】ダイオード接続されたエンハンスメント型のＭＯＳトランジスタ（Ｑ１）とデプレッション型のＭＯＳトランジスタ（Ｑ３）とを直列形態に接続してなる基準電圧発生回路において、前記エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタとの間にエンハンスメント型の第３のＭＯＳトランジスタ（Ｑ２）を介在させ、前記デプレッション型ＭＯＳトランジスタとして標準耐圧の素子を使用し、前記エンハンスメント型ＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタとして高耐圧の素子を使用するようにした。 （もっと読む）

【課題】スタートアップ電流が供給されないような故障モードの検査における常温でのスクリーニングを容易とする。
【解決手段】ＰＮ接合のバンドギャップに基づき所定の基準電圧ＶＲＥＦを生成するバンドギャップ回路１０ａと、電源電圧供給開始時にバンドギャップ回路１０ａの基準電圧ＶＲＥＦの出力安定化を加速するスタートアップ回路２０と、を備える。バンドギャップ回路１０ａを構成するＮＭＯＳトランジスタ１５におけるゲートとソースもしくはソース側の電源配線（接地）との間に容量素子Ｃ１を備える。 （もっと読む）

【課題】シャットダウンの設定温度や電流制御する温度範囲を変えたい場合に、回路内温度特性が良好で低電源電圧でも正確に動作し、しかもリセット回路が誤動作することのない基準電圧発生回路（バイアス回路を含む）を提供する。
【解決手段】ノーマリオン型のトランジスタ（Ｍ１）からなる電流源と、該電流源により流される電流を複数のカレントミラー回路で折り返しながら所定の電流値の電流を出力するとともに温度補償用の素子（Ｑ５，Ｑ６，Ｒ５）が設けられているバイアス回路（ＢＩＡＳ）と、該バイアス回路の出力電流が動作電流として供給されるバンドギャップリファランス回路（ＢＧＲ）とを備えた基準電圧発生回路において、低電源電圧時に前記動作電流を増加させるように補充電流を流し込む電流補充手段（ＬＶＤ，Ｍ０）を設けるようにした。 （もっと読む）

【課題】簡便な回路で高速に電流モード制御のためのインダクタンス電流に略比例する、もしくはインダクタンスの充電電流の２次関数となる電流を生成・出力可能とし且つスイッチングノイズの影響を低減できる電流負帰還回路およびそれを用いるDC-DCコンバータを提供する。
【解決手段】カレントミラー回路を構成する第一のPch MOSFET 21と第二のPch MOSFET 22、電流調整抵抗20、電流検出抵抗12、および、定電流源23とで電流検出部300を構成し、定電流源24、第一のスイッチ素子であってキャパシタ27への充電経路となるPch MOSFET 25、第二のスイッチ素子であってキャパシタ27の放電経路となるNch MOSFET 26、及び、キャパシタ27でもって鋸歯状波生成部400を構成し、電流検出部300と鋸歯状波生成部400とで電流負帰還回路500を構成する。 （もっと読む）

【課題】電源電圧が低下しても所定の基準電圧を生成する。
【解決手段】電源回路４０には、パワーオン／オフ回路１、ＢＧＲ回路用電源電圧発生部２、バンドギャップリファレンス回路３、ＶＩＮＴ発生回路４、ＶＰＰ発生回路５、ＶＡＡ発生回路６、及び１／２ＶＡＡ発生回路７が設けられる。ＢＧＲ回路用電源電圧発生部２には、参照電圧発生回路２ａ及びＢＧＲ回路用電源電圧発生回路２ｂが設けられる。参照電圧発生回路２ａは、パワーオン信号Ｓｐｗｏｎが入力され、参照電圧Ｖｓｎ１及び制御電圧Ｖｃｍｂを生成する。参照電圧Ｖｓｎ１は、外部高電位側電源Ｖｄｄ電圧が０．８Ｖから４Ｖの範囲で、低温から高温領域まで、外部高電位側電源Ｖｄｄ電圧依存性がなく、略一定な電圧である。ＢＧＲ回路用電源電圧発生回路２ｂは、参照電圧Ｖｓｎ１及び制御電圧Ｖｃｍｂが入力され、参照電圧Ｖｓｎ１を昇圧した、例えば２ＶのＢＧＲ回路用電源電圧Ｖｓｎ２を生成する。 （もっと読む）

【課題】本発明は、基準電流からミラー電流を生成するカレントミラー回路における温度、電源電圧の変動に伴うトランジスタの動作のずれを修正して最適な動作点を維持する。
【解決手段】温度検知回路３１を有し、カレントミラー回路を構成する第１、第２のＭＯＳトランジスタ回路３２、３３のトランジスタのディメンジョンサイズを温度検知回路３１で発生される制御信号に応じて変更する。 （もっと読む）

【課題】プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路を得る。
【解決手段】制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす電界効果トランジスタＭ１、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす電界効果トランジスタＭ２、電界効果トランジスタＭ１，Ｍ２の負荷をなすカレントミラー回路を形成する電界効果トランジスタＭ４，Ｍ５、及び電界効果トランジスタＭ１，Ｍ２に電流供給を行う定電流源をなす電界効果トランジスタＭ３を有し、電界効果トランジスタＭ１とＭ４との接続部が出力端をなす差動増幅回路部と、該差動増幅回路部の出力端からの出力信号に応じた電圧を電界効果トランジスタＭ２の制御電極に入力する、電界効果トランジスタＭ６及び抵抗Ｒ１，Ｒ２からなる帰還回路部とを備えるようにした。 （もっと読む）

【課題】ＩＣ化が容易で、ノイズによる影響が少なく、かつ、電源電圧の変動による出力電圧の変動も少ない基準電圧発生回路を提供する。
【解決手段】 バンドギャップレギュレータを用いず、バッファアンプ２１と抵抗性素子２２とにより基準電圧発生回路の基本構成を形成することにより、従来のようなバンドギャップレギュレータのノイズの影響をなくす。また、バッファアンプ２１の入力電圧とバンドギャップレギュレータ１０の出力電圧とを比較する比較器２３，２４と、その比較信号に応じて抵抗性素子２２の抵抗値を可変制御する制御回路２５とを備えることにより、電源電圧Ｖ_DDの変動に伴いバッファアンプ２１の出力電圧Ｖ_outが一時的に変動しても、抵抗値の可変制御によってバッファアンプ２１の出力電圧Ｖ_outが所望の電圧範囲内に戻って収束するようにする。 （もっと読む）