【課題】電源電位が接地電位に対して変動するハイサイド回路又はローサイド回路において、電源電位の変動の影響を回避し、安定した基準電圧を出力することができる基準電圧回路及び半導体基板を提供する。
【解決手段】本発明は、Ｐ型半導体基板２０上のＮウェル層２１内に形成したハイサイド回路中において、Ｎウェル層２１をコレクタとし、Ｎウェル層２１内に形成したＰ領域２３をベースとし、ベースの上層に形成したＮ領域２４をエミッタとし、ハイサイド回路素子２２を構成する基板を、コレクタとしてのＮウェル層２１とで共通化した。 （もっと読む）

【課題】電流値の設定が容易であり、且つ、装置構成を簡素化することが可能な定電流回路の出力設定装置を提供する。
【解決手段】基準電流Ｉrefを流す基準電流発生回路１１と、基準電流Ｉrefに比例した電流を流すカレントミラー回路を少なくとも一つ備えた、４個のカレントミラー回路群、即ち、第１〜第４のカレントミラー回路群２１〜２４を備える。そして、各カレントミラー回路群２１〜２４は、それぞれ、基準電流Ｉrefに対してα倍、２α倍、４α倍、８α倍となる電流を出力する。そして、各カレントミラー回路群を適宜選択して負荷に接続することにより、該負荷に供給する電流値が所望の電流値となるように設定することが可能となる。このため、操作性を容易とし、且つ、装置構成を簡素化することが可能となる。 （もっと読む）

【課題】消費電力の少ない基準電圧を発生する回路を、従来並みのサイズで提供することを目的とする。
【解決手段】
半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、
前記差電圧が印加される第一のトンネル電流素子と、
第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、
前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流す手段によって、
上記「差電圧に比例する電圧」を発生させることを特徴とする。 （もっと読む）

【課題】電源電圧の変動による基準電圧の変動を抑制し、駆動電流の変動をなくして印刷濃度むらを防止する。
【解決手段】基準電圧発生回路６０では、ＰＭＯＳ６１ａ，６１ｂからなる第１のカレントミラー回路とＮＭＯＳ６１ｃ，６１ｄからなる第２のカレントミラー回路とを縦続接続して構成したカレントミラー回路部６１を用いて、ＮＰＮＴＲ６５，６６を駆動する構成にしている。そのため、カレントミラー回路部６１の出力側のノードＮ３とノードＮ４の電位を略等しくすることができる。これにより、電源電圧ＶＤＤの値が変化しても、ＮＰＮＴＲ６６のコレクタ電位の変動を僅少にでき、基準電圧発生回路６０から出力される基準電圧Ｖｒｅｆの変動を無視しうる程度にまで減少させることができる。 （もっと読む）

【課題】１次の温度依存性だけではなく、２次以上の温度依存性を補正することにより、高精度のクロック信号を生成する。
【解決手段】シリコンのｐ−ｎ接合ダイオードの順方向電圧Ｖｂｅ０が負の１次温度係数をもつこと、電流密度の異なるｐ−ｎ接合ダイオードの順方向電圧の差（Ｖｐｔａｔ＝Ｖｂｅｎ−Ｖｂｅ０）が正の１次温度係数をもつことを利用し、正の１次の温度係数をもった電流Ｉｐｔａｔと１次の温度係数が小さい電流Ｉ０を生成させ、抵抗Ｒ１０とバイポーラのトランジスタＱ１０〜Ｑ１３からなる電流生成部に、電流Ｉ０，Ｉｐｔａｔを加算および減算することにより、正の２次温度係数をもった電流Ｉｐｔａｔ２を生成し、これを用いて正の２次温度係数をもった基準電圧を生成することができる。 （もっと読む）

【課題】低電圧での動作を可能とし、アーリー効果による電流比の悪化を抑圧可能とする。
【解決手段】
ＮＰＮ型の第１及び第２のトランジスタ１，２のベース、第１のトランジスタ１のコレクタ、及び、デプレッション型のＮチャンネルＭＯＳトランジスタである第３のトランジスタ３のゲートが相互に接続されると共に、定電流源４に接続される一方、第１及び第２のトランジスタ１，２のエミッタは、共にグランドに接続され、第２のトランジスタ２のコレクタは、第３のトランジスタ３のソースに接続されて、この第３のトランジスタ３のドレインに出力可能に構成されてなり、低電圧での動作を可能とし、アーリー効果による電流比の悪化が抑圧可能となっている。 （もっと読む）

【課題】高耐圧のデプレッション型ＭＯＳトランジスタを用いることなく耐圧を高めるとともに、占有面積および消費電流の増加を抑制することができる基準電圧発生回路を提供する。
【解決手段】デプレッション型のＭＯＳトランジスタ（Ｑ１）とエンハンスメント型のＭＯＳトランジスタ（Ｑ２）とを直列形態に接続してなる基準電圧回路（１１）を備えた基準電圧発生回路において、基準電圧回路の電源端子と前記ＭＯＳトランジスタの耐圧よりも高い電源電圧が印加される第１の電源電圧端子との間に接続された前記通常の耐圧よりも高い耐圧を有するクランプ用ＭＯＳトランジスタ（Ｑ３）と、該クランプ用ＭＯＳトランジスタのゲート端子に印加されるバイアス電圧を生成するバイアス回路（１２）とを設け、基準電圧回路の電源端子にバイアス電圧に応じてクランプされた電圧を供給するようにした。 （もっと読む）

より正確なバンドギャップ基準電圧を得るための、一次および二次誤差が同時に補正されるシステムおよび方法が提供される。一次誤差の補正に含まれる成分を用いることによって二次誤差が補正されて、有利なことにはプロセス変動が少なくなる。
（もっと読む）

【課題】本発明は、電源急変時に生じる出力電流の変動を抑制することが可能なカレントミラー回路を提供することを目的とする。
【解決手段】本発明に係るカレントミラー回路は、入力電流Ｉｉｎをミラーして第１ミラー電流Ｉ１を生成する第１カレントミラー段（トランジスタＱａ、Ｑｂ）と、電源急変時に生じる第１ミラー電流Ｉ１の増加分に応じた補正電流Ｉ３を生成し、これを第１カレントミラー段の出力端から引き込むピーク電流吸収回路Ｙ（トランジスタＱｃ、Ｑｄ、抵抗Ｒａ、Ｒｂ）と、を有して成り、第１ミラー電流ｉ１から補正電流Ｉ３を差し引いて得られる差分電流（＝Ｉ１−Ｉ３）を出力電流Ｉｏｕｔとして後段回路（オペアンプＡＭＰ）に出力する構成とされている。 （もっと読む）

ある実施形態で、第１のトランジスタ対および第２のトランジスタ対を含む電流ミラーを備える回路が開示される。第１のトランジスタ対は第１のトランジスタおよび第２のトランジスタを含む。第２のトランジスタ対はカスコードトランジスタを含む。この回路は、第１のトランジスタおよび第２のトランジスタの両方に結合された出力を有するオペアンプも備える。
（もっと読む）

【課題】負荷となる利得可変増幅回路の負荷電流が増加するような場合であっても、所望の定電圧を出力可能な定電圧発生回路を提供する。
【解決手段】定電圧発生回路の出力回路として、あらかじめ定めた値まで低減した低出力インピーダンスの回路構成とするために、１ないし複数個のトランジスタＴＦ１，ＴＦ２，ＴＦ３を並列接続してなるエミッタフォロア回路を用いる。トランジスタＴＦ１，ＴＦ２，ＴＦ３の並列接続数を、負荷となる利得可変増幅回路で流れる負荷電流の電流レベルに応じた任意の値に設定する。また、出力回路に、出力電圧微調整用のトランジスタＴＥ１，ＴＥ２，ＴＥ３またはダイオードを、エミッタフォロア回路と電源電圧端子との間に、出力電圧の微調整レベルに応じて１ないし複数個挿入する。エミッタフォロア回路用または出力電圧微調整用のトランジスタとして、バイポーラトランジスタまたは電界効果型トランジスタのいずれかを用いる。 （もっと読む）

【課題】より小さな回路面積で温度特性に優れた定電流源及び近接センサ用集積回路装置を提供する。
【解決手段】集積回路化された定電流源は、一方をコレクタ及びベースの接続されたマスター側トランジスタＱ０とし他方をスレーブ側トランジスタＱ１とするカレントミラー回路１１で構成される。カレントミラー回路は、マスター側トランジスタのエミッタ及びスレーブ側トランジスタのエミッタが、それぞれインプラ抵抗ＲＨ及びベース拡散抵抗ＲＢを介して第１の所定電圧の供給される第１電源線Ｘ１に接続され、インプラ抵抗ＲＨの抵抗値が、ベース拡散抵抗ＲＢの抵抗値よりも大きく設定され、マスター側トランジスタのコレクタが、その流れる電流を制限するための制限用インプラ抵抗ＲＨ０を介して第２の所定電圧の供給される第２電源線Ｘ２に接続され、定電流源の供給電流を、スレーブ側トランジスタに流れる電流Ｉ１とした。 （もっと読む）

【課題】微細化されたＭＯＳＦＥＴに好適な基準電圧発生回路を有する半導体集積回路装置を提供する。
【解決手段】第１電流密度とされる第１トランジスタと第１電流密度よりも小さな第２電流密度とされる第２トランジスタのベースを共通接続し、そのコレクタ差電圧に対応した出力電圧を増幅回路で形成して上記ベースに帰還する。第１抵抗素子に上記第１と第２トランジスタのベース，エミッタ間差電圧を印加して基準電流を形成する。上記基準電流に対応した電流を上記第１、第２及び第３トランジスタに供給する。上記第３トランジスタのベースとコレクタとを共通接続し、第２抵抗素子を直列形態に接続する。上記第３トランジスタのサイズ及び上記第１及び第２抵抗素子の抵抗値の設定により、上記第３トランジスタ及び第２抵抗素子で発生する電圧が、上記第１及び第２電源電圧及び温度変化に対して一定の基準電圧となるようにする。 （もっと読む）

【課題】温度依存性をほとんど持たない出力電流を得ることができ、かつ駆動端子電圧に比例した出力電流を得ることができる電流源回路を提供する。
【解決手段】温度依存性をもつ電圧を出力する電圧発生回路１１と、該電圧発生回路１１から出力する前記温度依存性をもつ電圧を入力して温度依存性をもたない電流を出力する電圧−電流変換回路１２と、前記電圧発生回路１１および電圧−電流変換回路１２に駆動端子電圧を供給する電圧発生回路２０とを備え、電圧発生回路２０から供給する駆動端子電圧の変化に応じて、電圧−電流発生回路１２の出力電流が線形的に変化するようにした。 （もっと読む）

【課題】スイッチトキャパシタ型のバンドギャップ回路において、容量の占有面積を増やすことなく、熱電圧に乗じる係数をより細かく設定すること。
【解決手段】第１のスイッチトキャパシタ回路２のオペアンプ回路ＯＰ３の入力端子と、第２のスイッチトキャパシタ回路３のオペアンプ回路ＯＰ４の出力端子を、結合容量Ｃ７により結合する。結合容量Ｃ７の容量値は第１のスイッチトキャパシタ回路２のフィードバック容量Ｃ６の容量値よりも小さい。各スイッチトキャパシタ回路２，３の各入力容量Ｃ５，Ｃ８および各フィードバック容量Ｃ６，Ｃ９と、結合容量Ｃ７の各容量値により決まる係数を熱電圧に乗じて得た、絶対温度に比例するＰＴＡＴ電圧を、電圧発生回路１で発生した、温度の上昇にともなって電圧値が減少する負の温度依存性を有するｐｎ接合の順方向電圧に加算することによって、温度に依存しない基準電圧を発生させる。 （もっと読む）

【課題】 起動動作時における電流の増大を必要最小限に抑え、安定した起動動作が可能で、小型な低消費電力回路を提供する。
【解決手段】 カレントミラー回路Ｍ１と、カレントミラー回路Ｍ１の出力端に一端を接続した第１分割抵抗Ｒ1、この第１分割抵抗Ｒ1に一端を接続した第２分割抵抗Ｒ2との直列回路からなるバイアス分割回路Ｒ12と、第１分割抵抗Ｒ1の一端に制御端子（ゲート端子）を、第２分割抵抗Ｒ2の他端に第２主電流端子を、ＧＮＤに第１主電流端子を接続した第１トランジスタＮ1と、第２分割抵抗Ｒ2の他端に制御端子（ゲート端子）を、カレントミラー回路Ｍ１の入力端に第２主電流端子を、第２主電源ＧＮＤに第１主電流端子を接続した、第１トランジスタＮ1と同一チャネル導電型の第２トランジスタＮ2とを含み、起動時に第１分割抵抗Ｒ1と第２分割抵抗Ｒ2との接続ノードに起動電流Ｉ_STを印加する。 （もっと読む）

【課題】本発明は、外部端子の状態に依らず、その内部回路を確実に動作させてシステムの破綻を未然に回避することが可能な半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、入力電流ｉ１に応じた出力電流ｉ２をＩＣ内に供給する内部電流生成部１と、内部電流生成部１の入力端側に外部抵抗Ｒｅｘを接続するための外部端子２と、内部電流生成部１の入力端と端子２との間に接続された電流制限素子３と、電流制限素子３の一端電圧ＶＡが第１閾値電圧ＶＢより高いときに入力電流ｉ１を引き込む第１電流制限部４と、外部端子２の端子電圧ＶＣが第２閾値電圧より高いときに入力電流ｉ１を引き込む第２電流制限部５と、を有して成る。 （もっと読む）

本発明は、改良されたＰＴＡＴ電流源と、ＰＴＡＴ電流を生成するためのそれぞれの方法とに関する。適切なコレクタ電流が、トランジスタのベース−エミッタ電圧とコレクタ電流の間の対数関係を利用する２つのトランジスタにおいて生成され、強制される。前記２つのトランジスタのベース端子の間に接続された抵抗器が、同じまたは異なる面積のどちらかをもち得る２つのトランジスタのベース−エミッタ電圧の間の電圧差を感知する。抵抗器を流れる電流の一部は、トランジスタのコレクタへと強制され、出力電流を提供するために出力トランジスタによってミラーされる。この原理によって、従来のＰＴＡＴ電流源でのようにｐｎｐトランジスタを必要としない、全ｎｐｎトランジスタＰＴＡＴ電流源が、提供されることができる。本発明は一般に、ＰＴＡＴ電流基準を必要とする、様々な異なるタイプの集積回路に適用可能である。
（もっと読む）

【課題】 製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路を使用したシステム電源装置を得る。
【解決手段】 ＰＭＯＳトランジスタＭ１及びＭ２から流れる各電流ｉ１及びｉ２の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路ＡＭＰがＰＭＯＳトランジスタＭ１及びＭ２の動作制御を行い、ＰＭＯＳトランジスタＭ１及びＭ２から対応して電流が供給される２つのｐｎｐトランジスタＱ１及びＱ２に流れる電流密度の差によって生じる電位差に接続した抵抗Ｒ１に流れる定電流を基準電流とし、演算増幅回路ＡＭＰによって動作制御されたＰＭＯＳトランジスタＭＡ１〜ＭＡｎで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。 （もっと読む）

第１の入力と第２の入力を有し、かつカレントミラー回路を駆動する出力を有する第１の増幅器を備える電圧回路が提供される。カレントミラー回路からの出力は、増幅器の第１の入力および第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを駆動する。増幅器が第１のトランジスタのベースとコレクタを同じ電位に保つように、第１のトランジスタのベースは増幅器の第２の入力に結合され、１０第１のトランジスタのコレクタは、増幅器の第１の入力に結合されている。第１のトランジスタおよび第２のトランジスタは、第１のトランジスタと第２のトランジスタのベース−エミッタ電圧の差が第２の１５トランジスタに結合された負荷抵抗の両端間に発生することができるように異なる電流密度で動作するように適合されており、ベース−エミッタ電圧の差はＰＴＡＴ電圧である。
（もっと読む）