【課題】薄膜半導体発光素子における反りやクラックの発生を防止し、歩留まりを向上することを目的とする。
【解決手段】半導体発光装置１００は、基板１０９と、基板１０９上に実装された複数の薄膜半導体発光素子１０１とを備える。各薄膜半導体発光素子１０１は、アノード接続パッド１１１およびカソード接続パッド１１５を有する。アノード接続パッド１１１およびカソード接続パッド１１５の少なくとも一方は、微細加工された部分（例えば、メッシュ形状、縞模様、渦巻模様、回折模様など）を有している。 （もっと読む）

【課題】半導体発光素子からの放熱性が高い発光装置を提供する。
【解決手段】発光装置１１は、ＡｕＧｅＮｉ層２１を含むカソード配線９と、ＡｕＧｅＮｉ層２１の表面上に分子間力により接合され、カソード配線９と電気的に接続された半導体発光素子１０とを有する。 （もっと読む）

【課題】半導体薄膜ＬＥＤを用いた高精細、高輝度かつ大面積表示装置の作製を可能にする。
【解決手段】下側電極共通配線３及び上側電極共通配線５の交差領域に絶縁膜としての平坦化絶縁膜６を形成して、典型的なラフネスを例えば５ｎｍ以下に平坦化し、この平坦化絶縁膜６上に半導体薄膜ＬＥＤ１０を分子間力を用いて三次元実装する。これにより、半導体薄膜ＬＥＤ１０における実装領域のサイズに依存せず、共通配線３，５の配線幅を広げることができる。平坦化絶縁膜６において、この上に実装する半導体薄膜ＬＥＤ１０が放射する発光波長に対して、透明性を有する材料を用いることにより、この平坦化絶縁膜６の直下に形成されている共通配線５を反射メタルとして機能させることができる。従って、高いＬＥＤ発光領域占有率を確保した上で、共通配線３，５の形成領域を最大限に確保して配線抵抗
を下げることができる。 （もっと読む）

【課題】被駆動素子に対する補正データを記憶する補正データメモリ（ＭＥＭ）を少ない素子で構成する。
【解決手段】補正データメモリ（ＭＥＭ）が、第１及び第２のインバータ（２２４、２２３）で構成されるメモリセルと、第１のインバータ（２２４）の入力端子に接続され、メモリセルへデータを伝達する第１導電形の第１のスイッチ素子（２３１，２３２）と、第１のインバータ（２２４）の出力端子と、グランドの間に接続された第１導電形の第２のスイッチ素子（５００）とを備え、第１のインバータの出力端子が第２のインバータの入力端子に接続され、第２のインバータの出力端子が第１のインバータの入力端子に接続されている。 （もっと読む）

【課題】ドライバＩＣチップにおける、駆動データ信号の転送に要する時間を短くする。
【解決手段】アレイを構成する被駆動素子（１０１〜１０４、１０５〜１０８）を、駆動データ信号（ＤＯＴ１〜ＤＯＴ１９２）に基づいて駆動する駆動部（ＤＲＶ）と、駆動データ信号を転送するためのシフトレジスタ（ＳＦＲａ〜ＳＦＲｄ）の前段に設けられ、遅延時間を選択可能な遅延回路（３３１〜３３４）を備える。シフトレジスタ（ＳＦＲａ〜ＳＦＲｄ）はまた，遅延時間を選択するためのデータ（Ｈｄ）を転送し、メモリ（ＭＤＭ）に記憶させる。 （もっと読む）

【課題】複数の発光素子が配置された基板を支持部材の基板当接面に簡易な構成で押し付ける。
【解決手段】ＬＥＤヘッド１５Ｂｋは、長手方向に沿って下面３１ａ上に複数の発光素子が配置された基板３１と、基板当接面Ｓ１上に基板３１を支持するレンズアレイホルダ３４と、基板３１を基板当接面Ｓ１に押し付けるための弾性変形可能な板状のベース３５とを備える。ベース３５は、基板３１の長手方向両端部に対応する位置に基板３１側に凸となるように屈曲または湾曲した一対の屈曲部４，５を有し、レンズアレイホルダ３４と係合することにより基板３１の上面３１ｂと直交する方向に弾性変形し、その弾性復元力により屈曲部４，５で基板３１の長手方向両端部を押圧する状態で設置されるように構成される。 （もっと読む）

【課題】発光素子とマイクロレンズとの位置合わせ精度を高くし、更に、特別な装置を必要としない簡単な方法を用いてレンズアレイを形成する。
【解決手段】基板１１上に配設され、駆動信号により駆動されて発光して光を放射する複数のＬＥＤ３１、各ＬＥＤ３１上に位置決めされて形成された複数の柱状の第１のレンズ支柱２１、及び各第１のレンズ支柱２１上に設けられた第２のレンズ支柱２２とを覆って頂部が球面状に形成された複数のレンズ部２３を有し、各ＬＥＤ３１から放射された光を収束するレンズアレイ２０と、基板１１上に設けられ、各ＬＥＤ３１を選択的に駆動する駆動回路とを備えるディスプレイモジュールＤＭ１０およびＤＭ１０を備える表示装置。 （もっと読む）

【課題】発光素子の駆動装置に与える基準電圧として、温度特性が良好で、電源電圧の変動に対して変動の少ない基準電圧を生成する。
【解決手段】基準電圧Ｖｒｅｆを発生する基準電圧発生回路１００において、バイポーラトランジスタのベース・エミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第１カレントミラー回路１２０と、前記負の温度係数に依存して生じる正の温度係数を持った第２カレントミラー回路１４０とを備えている。そして、電流減算回路１５０により、第１カレントミラー回路１１０の出力電流から、第２カレントミラー回路１４０の出力電流を減じた電流を作成し、これと比例する基準電圧Ｖｒｅｆを出力する。 （もっと読む）

【課題】アルミニウム金属層にヒロックが形成されても、薄膜半導体発光素子と有機絶縁層との分子間力により直接接合可能とする。
【解決手段】基板２１と、薄膜半導体発光素子３００と、該薄膜半導体発光素子との間で分子間力で直接接合可能な平滑面Ｓおよび厚みを有する有機絶縁層１３と、該有機絶縁層の前記基板側に積層されたアルミニウム金属層１１とを備えた半導体発光装置１であって、前記有機絶縁層の基板側表面と前記アルミニウム金属層の基板反対側表面との間に無機絶縁層１２を形成し、前記アルミニウム金属層の基板反対側表面に形成されたヒロックＨを前記無機絶縁層で覆う。 （もっと読む）

【課題】クロック駆動回路の出力端子数の削減により、回路規模を削減する。
【解決手段】発光サイリスタ２１０のカソードがＬレベルにされると、アノード・カソード間には電圧が印加される。一方、走査回路部１００における各走査サイリスタ１１１のゲートと、発光サイリスタ２１０の各ゲートとがそれぞれ接続されているため、走査サイリスタ１１１のゲート・カソード間にも電圧が印加される。この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。特に、クロック駆動回路６９の３つの出力クロックパルスＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫＣを波形整形回路８０で波形整形した２相のクロックＣＫ１，ＣＫ２により、走査回路部１００を駆動しているので、クロック駆動回路６９の出力端子数を削減できる。 （もっと読む）