定電流回路及びその定電流回路を使用したシステム電源装置
【課題】 製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路を使用したシステム電源装置を得る。
【解決手段】 ＰＭＯＳトランジスタＭ１及びＭ２から流れる各電流ｉ１及びｉ２の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路ＡＭＰがＰＭＯＳトランジスタＭ１及びＭ２の動作制御を行い、ＰＭＯＳトランジスタＭ１及びＭ２から対応して電流が供給される２つのｐｎｐトランジスタＱ１及びＱ２に流れる電流密度の差によって生じる電位差に接続した抵抗Ｒ１に流れる定電流を基準電流とし、演算増幅回路ＡＭＰによって動作制御されたＰＭＯＳトランジスタＭＡ１〜ＭＡｎで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。
【解決手段】 ＰＭＯＳトランジスタＭ１及びＭ２から流れる各電流ｉ１及びｉ２の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路ＡＭＰがＰＭＯＳトランジスタＭ１及びＭ２の動作制御を行い、ＰＭＯＳトランジスタＭ１及びＭ２から対応して電流が供給される２つのｐｎｐトランジスタＱ１及びＱ２に流れる電流密度の差によって生じる電位差に接続した抵抗Ｒ１に流れる定電流を基準電流とし、演算増幅回路ＡＭＰによって動作制御されたＰＭＯＳトランジスタＭＡ１〜ＭＡｎで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の定電流を生成して出力する定電流回路及びその定電流回路を使用したシステム電源装置に関し、特にシステム電源装置を構成する複数の定電圧回路がそれぞれ有する誤差増幅回路や短絡保護回路等に必要な各バイアス電流を高精度に生成してそれぞれ供給する定電流回路及びその定電流回路を使用したシステム電源装置に関する。
【背景技術】
【０００２】
最近では電子機器の機能が豊富になり、これに伴って各機能に必要な電源の特性も多様化しており、多くの種類の電源が必要になってきた。このため、図８に示すように、複数の定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎ（ｎは、ｎ＞１の整数）を１チップに集積し、各定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎから対応する負荷Ｌｏ１〜Ｌｏｎに電力を供給すると共に、制御回路（図示せず）によって各定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎをトータル的に制御する、いわゆるシステム電源装置が用いられるようになってきた。
図９は、図８の定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎの回路例を示した回路図であり、定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎは同じ回路構成であることから、図９では、任意の定電圧回路ＲＥＧＸｋ（ｋ＝０〜ｎ）を例にして示している。
【０００３】
定電圧回路ＲＥＧＸｋは、基準電圧発生回路ＲＥＦｋ、誤差増幅回路ＡＰｋ、出力電圧制御用トランジスタＰＢｋ及び出力電圧検出用抵抗ＲＸｋ，ＲＹｋで構成され、生成した出力電圧Ｖｏｋを対応する負荷Ｌｏｋに出力する。
基準電圧発生回路ＲＥＦｋは、ディプレッション型ＮＭＯＳトランジスタＮＡｋとエンハンスメント型ＮＭＯＳトランジスタ（以下、エンハンスメント型ＮＭＯＳトランジスタは単にＮＭＯＳトランジスタと呼び、エンハンスメント型ＰＭＯＳトランジスタは単にＰＭＯＳトランジスタと呼ぶ）ＮＢｋとで構成されている。ディプレッション型ＮＭＯＳトランジスタＮＡｋにおいて、ドレインが電源Ｖｄｄに接続されると共に、ゲートとソースが接続しているため、ディプレッション型ＮＭＯＳトランジスタＮＡｋのドレイン電流は、ディプレッション型ＮＭＯＳトランジスタＮＡｋのゲート・ソース間電圧Ｖｇｓ＝０のときの電流で定電流になる。
【０００４】
ディプレッション型ＮＭＯＳトランジスタＮＡｋのソースにはＮＭＯＳトランジスタＮＢｋのドレインが接続され、ＮＭＯＳトランジスタＮＢｋにおいて、ソースは接地電圧に接続され、ゲートはドレインに接続されている。このため、ＮＭＯＳトランジスタＮＢｋのドレイン電流は、定電流であるディプレッション型ＮＭＯＳトランジスタＮＡｋのドレイン電流と等しくなる。このことから、ＮＭＯＳトランジスタＮＢｋのゲート電圧は、ディプレッション型ＮＭＯＳトランジスタＮＡｋのドレイン電流によって決定される電圧に設定され、該電圧が基準電圧発生回路ＲＥＦｋから出力される基準電圧Ｖｒｅｆｋとなる。
誤差増幅回路ＡＰｋは、出力電圧Ｖｏｋを出力電圧検出用抵抗ＲＸｋ及びＲＹｋで分圧した電圧ＶＸｋが、基準電圧Ｖｒｅｆｋになるように出力電圧制御用トランジスタＰＢｋの動作制御を行う。
【０００５】
一方、システム電源装置では、多い場合は１チップ上に２０以上の定電圧回路が形成されているため、定電圧回路ごとにバイアス電流設定回路や基準電圧発生回路を設けると、半導体チップ全体の面積が大きくなってしまうという問題があった。このような問題を解決するため、電源電圧と接地電圧との間にＰＭＯＳトランジスタとＮＭＯＳトランジスタを直列に接続し、該直列回路によって電源電圧を分圧した電圧に、多数のＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲートをそれぞれ接続し、多数のアナログ基本回路にバイアス電流を供給する構成のバイアス電流源回路があった（例えば、特許文献１参照。）。
【特許文献１】特開平８−３２１７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、製造工程におけるプロセス変動や、同じウエハ上でもチップの位置の違いによって、ＭＯＳトランジスタの特性は変化する。このため、図９において、誤差増幅回路ＡＰｋの差動対をなすＮＭＯＳトランジスタＮＣｋ，ＮＤｋ及び誤差増幅回路ＡＰｋの出力段をなすＰＭＯＳトランジスタＰＥｋへのバイアス電流値は大きくばらつくという問題があった。また、ディプレッション型ＮＭＯＳトランジスタＮＡｋの０バイアス時におけるドレイン電流のばらつきは−５０％〜＋１００％と大きく、しかも、温度特性も使用温度範囲（−３０℃〜８５℃）で±２０〜３０％もある。このため、基準電圧発生回路ＲＥＦｋから出力される基準電圧Ｖｒｅｆｋや、ＮＭＯＳトランジスタＮＢｋのドレイン電流が製造プロセス及び温度の各変動に伴って大きく変化し、基準電圧発生回路ＲＥＦｋの特性が変化して基準電圧Ｖｒｅｆｋが変化するという問題があった。基準電圧Ｖｒｅｆｋの変化は、直接、出力電圧Ｖｏｋの変化に結びつくので、出力電圧検出用抵抗ＲＸｋ及びＲＹｋの抵抗比をトリミング等で調整する必要があった。
【０００７】
システム電源装置では、１チップ内に２０以上の定電圧回路が収納されている場合もあり、各定電圧回路に含まれている誤差増幅回路のバイアス電流や定電流負荷の値が大きくバラツクと、システム電源装置の消費電流が規格を超えてしまうという問題が発生する。また、誤差増幅回路の位相補償の量はバイアス電流値によって変化するため、最適な位相補償がなされない等の問題が発生する。更に、バイアス電流の変化はリプル除去率、入力電圧応答特性、出力電圧応答特性等の定電圧回路に要求されるさまざまな特性を変化させるため、仕様通りの特性を得るためにはバイアス電流を所定の電流値範囲に収める必要があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路を使用したシステム電源装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る定電流回路は、複数の定電流をそれぞれ生成して出力する定電流回路において、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されるものである。
【００１０】
具体的には、前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されるようにした。
【００１１】
また、前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有するようにした。
【００１２】
更に、前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として出力するようにしてもよい。
【００１３】
また、前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されるようにした。
【００１４】
また、前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【００１５】
また、前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【００１６】
また、この発明に係るシステム電源装置は、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、
複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給する定電流回路を備え、
該定電流回路は、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されるものである。
【００１７】
具体的には、前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されるようにした。
【００１８】
また、前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有するようにした。
【００１９】
更に、前記定電流回路は、
前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として少なくとも１つの前記定電圧回路に供給するようにしてもよい。
【００２０】
また、前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されるようにした。
【００２１】
また、前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【００２２】
また、前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【発明の効果】
【００２３】
本発明の定電流回路によれば、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に前記第１の抵抗を接続し、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで、前記第１の抵抗に流れる電流に比例した電流がそれぞれ生成され出力されるようにした。このことから、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成して供給することができる。また、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給するために、このような定電流回路を使用するようにしたことから、定電圧回路の性能のばらつきを小さくすることができ、高精度の定電圧を生成して負荷に供給することができる。
【００２４】
更に、前記定電流回路に、前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路とを備え、前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として出力するようにしたことから、基準電圧を発生させる回路を別途設ける必要がなくなり、特に、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置にこのような定電流回路を使用することにより、定電圧回路ごとに設けられていた基準電圧発生回路が不用となり、更に従来と比較して電圧のばらつきが小さく温度特性の良い高精度の基準電圧を得ることができるため、各定電圧回路のそれぞれの出力電圧を調整するためのトリミングをなくすことができると共に、システム電源装置のチップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【００２５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電流回路の構成例を示した図である。
図１において、定電流回路１は、複数の所定の定電流ｉｏ１〜ｉｏｎ（ｎは、ｎ＞１の整数）を生成して出力するものであり、所定の基準電流を生成する基準電流生成回路部２と、該基準電流生成回路部２で生成された基準電流に比例した複数の定電流ｉｏ１〜ｉｏｎをそれぞれ生成して出力する比例電流生成回路部３とで構成されている。
【００２６】
基準電流生成回路部２は、演算増幅回路ＡＭＰ、２つのｐｎｐトランジスタＱ１，Ｑ２、抵抗Ｒ１及び２つのＰＭＯＳトランジスタＭ１，Ｍ２で構成されている。電源電圧Ｖｄｄと接地電圧との間には、ＰＭＯＳトランジスタＭ１及びｐｎｐトランジスタＱ１が直列に接続されると共に、ＰＭＯＳトランジスタＭ２、抵抗Ｒ１及びｐｎｐトランジスタＱ２が直列に接続されている。ＰＭＯＳトランジスタＭ１とｐｎｐトランジスタＱ１との接続部は演算増幅回路ＡＭＰの反転入力端に接続され、ＰＭＯＳトランジスタＭ２と抵抗Ｒ１との接続部は演算増幅回路ＡＭＰの非反転入力端に接続されている。ＰＭＯＳトランジスタＭ１及びＭ２の各ゲートは演算増幅回路ＡＭＰの出力端にそれぞれ接続され、ｐｎｐトランジスタＱ１及びＱ２の各ベースは接地電圧にそれぞれ接続されている。ＰＭＯＳトランジスタＭ１のドレイン電流をｉ１とし、ＰＭＯＳトランジスタＭ２のドレイン電流をｉ２とし、該電流ｉ２は前記基準電流をなす。
【００２７】
比例電流生成回路部３は、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎで構成されている。ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの各ソースはそれぞれ電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの各ゲートは、演算増幅回路ＡＭＰの出力端にそれぞれ接続されている。ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの各ドレインから定電流ｉｏ１〜ｉｏｎが対応して出力される。なお、ＰＭＯＳトランジスタＭ１は第１のトランジスタを、ＰＭＯＳトランジスタＭ２は第２のトランジスタを、ｐｎｐトランジスタＱ１は第１のｐｎ接合素子を、ｐｎｐトランジスタＱ２は第２のｐｎ接合素子を、抵抗Ｒ１は第１の抵抗をそれぞれなす。また、抵抗Ｒ１とｐｎｐトランジスタＱ２の直列回路は第１の直列回路を、演算増幅回路ＡＭＰは制御回路部をそれぞれなし、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎはそれぞれ比例電流生成用トランジスタをなす。
【００２８】
このような構成において、ＰＭＯＳトランジスタＭ１のドレイン電流ｉ１はｐｎｐトランジスタＱ１のエミッタ電流に、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２はｐｎｐトランジスタＱ２のエミッタ電流になっている。ＰＭＯＳトランジスタＭ１とＭ２は、同一特性のトランジスタを使用しており、図１のようにゲート・ソース間電圧を同一にすると、同じドレイン電流が流れる。
ＰＭＯＳトランジスタＭ１のドレインとＰＭＯＳトランジスタＭ２のドレインはそれぞれ演算増幅回路ＡＭＰの対応する入力端にそれぞれ接続されていることから、演算増幅回路ＡＭＰによって、ＰＭＯＳトランジスタＭ１及びＭ２の各ドレイン電圧が同電圧になるようにＰＭＯＳトランジスタＭ１及びＭ２の各ゲート電圧が制御される。
【００２９】
この結果、ｐｎｐトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１と、ｐｎｐトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ２に抵抗Ｒ１の両端の電圧を加えた電圧とは等しくなる。ｐｎｐトランジスタＱ２の素子サイズはｐｎｐトランジスタＱ１の素子サイズより大きく作られており、同じエミッタ電流を供給した場合には、ｐｎｐトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ２の方がｐｎｐトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１より低い電圧になるようにしている。
【００３０】
このことを式で表すと下記（１）式のようになる。なお、下記式において、Ｒ１は抵抗Ｒ１の抵抗値を示している。
Ｖｂｅ１＝Ｖｂｅ２＋ｉ２×Ｒ１………………（１）
ｉ２＝（１／Ｒ１）×（Ｖｂｅ１−Ｖｂｅ２）
【００３１】
ΔＶｂｅ＝Ｖｂｅ１−Ｖｂｅ２とすると、下記（２）式のようになる。
ｉ２＝（１／Ｒ１）×ΔＶｂｅ………………（２）
（２）式より、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２の値は、ｐｎｐトランジスタＱ１とｐｎｐトランジスタＱ２の素子サイズの差と抵抗Ｒ１の抵抗値で決まることが分かる。
【００３２】
一方、ΔＶｂｅの温度係数が正であることから、抵抗Ｒ１の温度係数をΔＶｂｅの温度係数を相殺するように選ぶことで、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２の温度係数を非常に小さくすることができる。抵抗Ｒ１の抵抗値と温度係数の製造ばらつきは、抵抗値で±５％、温度係数で±５％（−３０℃〜８５℃）程度である。おおよそこれらの変動幅が基準電流ｉ２のばらつきになるので、従来と比較して高精度に基準電流値を設定することができる。
比例電流生成回路部３の各ＰＭＯＳトランジスタＭＡ１〜ＭＡｎから出力される各定電流ｉｏ１〜ｉｏｎは、必ずしもすべて同じ電流値である必要はなく、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの素子の大きさによって任意に設定することができる。
【００３３】
図２は、図１の定電流回路１を使用したシステム電源装置の例を示した図である。
図２において、システム電源装置１０は、所定の定電圧Ｖｏ１〜Ｖｏｎを生成して対応する負荷Ｌｏ１〜Ｌｏｎに出力する複数の定電圧回路ＲＥＧ１〜ＲＥＧｎと、定電流回路１とを備えている。定電圧回路ＲＥＧ１〜ＲＥＧｎは同じ回路構成をなしていることから、図２では、任意の定電圧回路ＲＥＧｋ（ｋ＝０〜ｎ）のみ内部回路例を示しており、その他の定電圧回路は定電圧回路ＲＥＧｋと同じであるので内部回路を省略して示している。以下、定電圧回路ＲＥＧｋを例にして説明する。
【００３４】
定電圧回路ＲＥＧｋは、所定の基準電圧Ｖｒｋを生成して出力する基準電圧発生回路Ｇｋと、誤差増幅回路ＡＭＰｋと、出力電圧制御用トランジスタＭＢｋと、出力電圧検出用抵抗ＲＡｋ，ＲＢｋとで構成され、生成した出力電圧Ｖｏｋを出力端ＯＵＴｋに接続された負荷Ｌｏｋに出力する。
電源電圧Ｖｄｄと出力端ＯＵＴｋとの間には出力電圧制御用トランジスタＭＢｋが接続され、出力端ＯＵＴｋと接地電圧との間には、抵抗ＲＡｋ及びＲＢｋが直列に接続されている。抵抗ＲＡｋ及びＲＢｋによって出力電圧Ｖｏｋを分圧して生成された分圧電圧Ｖｄｋは、演算増幅回路ＡＭＰｋの反転入力端に入力され、演算増幅回路ＡＭＰｋの非反転入力端には基準電圧Ｖｒｋが入力されている。演算増幅回路ＡＭＰｋの出力端は出力電圧制御用トランジスタＭＢｋのゲートに接続され、演算増幅回路ＡＭＰｋは、分圧電圧Ｖｄｋが基準電圧Ｖｒｋになるように出力電圧制御用トランジスタＭＢｋの動作制御を行う。
【００３５】
一方、演算増幅回路ＡＭＰｋには、定電流回路１から定電流ｉｏｋがバイアス電流として供給されている。
図３は、演算増幅回路ＡＭＰｋの回路例を示した図である。
図３において、演算増幅回路ＡＭＰｋは、ＰＭＯＳトランジスタＭＣｋ〜ＭＥｋ及びＮＭＯＳトランジスタＭＦｋ〜ＭＪｋで構成されている。ＰＭＯＳトランジスタＭＣｋ及びＭＤｋはカレントミラー回路を形成しており、差動対をなすＮＭＯＳトランジスタＭＦｋ及びＭＧｋの負荷をなす。ＰＭＯＳトランジスタＭＣｋ及びＭＤｋにおいて、各ソースは電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＭＣｋのドレインに接続されている。
【００３６】
ＰＭＯＳトランジスタＭＣｋのドレインにはＮＭＯＳトランジスタＭＦｋのドレインが接続され、ＰＭＯＳトランジスタＭＤｋのドレインにはＮＭＯＳトランジスタＭＧｋのドレインが接続されている。ＮＭＯＳトランジスタＭＦｋのゲートは演算増幅回路ＡＭＰｋの非反転入力端をなし、基準電圧Ｖｒｋが入力されている。また、ＮＭＯＳトランジスタＭＧｋのゲートは演算増幅回路ＡＭＰｋの反転入力端をなし、分圧電圧Ｖｄｋが入力されている。ＮＭＯＳトランジスタＭＦｋ及びＭＧｋの各ソースは接続され、該接続部と接地電圧との間にＮＭＯＳトランジスタＭＩｋが接続されている。
【００３７】
ここで、ＮＭＯＳトランジスタＭＨｋ〜ＭＪｋはカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭＨｋ〜ＭＪｋの各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭＨｋのドレインに接続され、該ドレインには定電流回路１からの定電流ｉｏｋが入力されている。
また、電源電圧Ｖｄｄと接地電圧との間には、ＰＭＯＳトランジスタＭＥｋとＮＭＯＳトランジスタＭＪｋが直列に接続され、ＰＭＯＳトランジスタＭＤｋとＮＭＯＳトランジスタＭＧｋの接続部がＰＭＯＳトランジスタＭＥｋのゲートに接続されている。また、ＰＭＯＳトランジスタＭＥｋとＮＭＯＳトランジスタＭＪｋとの接続部は、演算増幅回路ＡＭＰｋの出力端をなし出力電圧制御用トランジスタＭＢｋのゲートに接続されている。
【００３８】
このような構成において、ＰＭＯＳトランジスタＭＣｋ，ＭＤｋ及びＮＭＯＳトランジスタＭＦｋ，ＭＧｋ，ＭＩｋは差動増幅段を形成し、ＮＭＯＳトランジスタＭＨｋ及びＭＩｋのカレントミラー回路によって、定電流ｉｏｋに比例した電流がバイアス電流として差動対をなすＮＭＯＳトランジスタＭＦｋ及びＭＧｋにそれぞれ供給される。また、ＰＭＯＳトランジスタＭＥｋ及びＮＭＯＳトランジスタＭＪｋは増幅段を形成し、ＮＭＯＳトランジスタＭＨｋ及びＭＪｋのカレントミラー回路によって、定電流ｉｏｋに比例した電流がバイアス電流としてＰＭＯＳトランジスタＭＥｋに供給される。このようにして、演算増幅回路ＡＭＰｋに定電流回路１からの定電流ｉｏｋがバイアス電流として供給される。
【００３９】
なお、図１では、ＰＭＯＳトランジスタ及びｐｎｐトランジスタを使用して定電流回路１を形成する場合を例にして示したが、ＮＭＯＳトランジスタ及びｎｐｎトランジスタを使用して定電流回路１を形成するようにしてもよく、このようにした場合、図１は図４のようになる。図４では、図１に対応するものは図１と同じ符号で示している。また、図１では、ｐｎｐトランジスタＱ１及びＱ２の各ベースは接地電圧に接続するようにしたが、図５で示すように、ｐｎｐトランジスタＱ１及びＱ２の代わりにベースとコレクタが接続されたｎｐｎトランジスタを使用してもよい。なお、図５においても、図１に対応するものは図１と同じ符号で示している。
【００４０】
このように、本第１の実施の形態における定電流回路は、ＭＯＳトランジスタＭ１及びＭ２から流れる各電流ｉ１及びｉ２の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路ＡＭＰがＭＯＳトランジスタＭ１及びＭ２の動作制御を行い、ＭＯＳトランジスタＭ１及びＭ２から対応して電流が供給される２つのバイポーラトランジスタＱ１及びＱ２に流れる電流密度の差によって生じる電位差に接続した抵抗Ｒ１に流れる定電流を基準電流とし、演算増幅回路ＡＭＰによって動作制御されたＭＯＳトランジスタＭＡ１〜ＭＡｎで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。このことから、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる。
【００４１】
また、本第１の実施の形態における定電流回路で生成された各定電流をシステム電源装置１０が有する複数の定電圧回路ＲＥＧ１〜ＲＥＧｎのバイアス電流として供給するようにしたことから、各定電圧回路の性能のばらつきを小さくすることができ、システム電源装置全体の消費電流のばらつきが小さくなり、各誤差増幅回路の位相補償も安定し、更にリプル除去率、入力電圧応答特性及び出力電圧応答特性等、定電圧回路に要求されるさまざまな特性の安定化を実現することができる。
【００４２】
第２の実施の形態．
前記第１の実施の形態では、各定電圧回路ＲＥＧ１〜ＲＥＧｎにそれぞれ基準電圧発生回路Ｇ１〜Ｇｎを備えるようにしたが、各定電圧回路ＲＥＧ１〜ＲＥＧｎの内、使用する基準電圧が同じである定電圧回路がある場合、定電流回路１で該基準電圧を生成して該定電圧回路にそれぞれ供給するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図６は、本発明の第２の実施の形態における定電流回路の構成例を示した図である。なお、図６では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。また、図６では、各定電圧回路で使用する基準電圧がすべて同じである場合を例にして示している。
【００４３】
図６における図１との相違点は、演算増幅回路ＡＭＰによって動作制御されるＰＭＯＳトランジスタＭ３、ｐｎｐトランジスタＱ３及び抵抗Ｒ２からなる基準電圧発生回路部４を備えたことにあり、これに伴って、図１の定電流回路１を定電流回路１ａにした。
図６において、定電流回路１ａは、複数の所定の定電流ｉｏ１〜ｉｏｎ及び所定の基準電圧Ｖｒを生成して出力するものであり、基準電流生成回路部２と、比例電流生成回路部３と、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部４とで構成されている。
【００４４】
基準電圧発生回路部４は、ＰＭＯＳトランジスタＭ３、ｐｎｐトランジスタＱ３及び抵抗Ｒ２で構成され、電源電圧Ｖｄｄと接地電圧との間にＰＭＯＳトランジスタＭ３、抵抗Ｒ３及びｐｎｐトランジスタＱ３が直列に接続されている。ＰＭＯＳトランジスタＭ３のゲートは演算増幅回路ＡＭＰの出力端に接続され、ｐｎｐトランジスタＱ３のゲートは接地電圧に接続されている。ＰＭＯＳトランジスタＭ３と抵抗Ｒ２との接続部から基準電圧Ｖｒが出力される。なお、ｐｎｐトランジスタＱ３は第３のトランジスタを、抵抗Ｒ２は第２の抵抗を、ｐｎｐトランジスタＱ３は第３のｐｎ接合素子をそれぞれなし、抵抗Ｒ２とｐｎｐトランジスタＱ３の直列回路が第２の直列回路をなす。
【００４５】
このような構成において、基準電圧Ｖｒは下記（３）式で表される。なお、下記（３）式において、ｐｎｐトランジスタＱ３のベース・エミッタ間電圧をＶｂｅ３とし、抵抗Ｒ２の抵抗値をＲ２とし、ＰＭＯＳトランジスタＭ３から出力される電流をｉ３としている。
Ｖｒ＝Ｖｂｅ３＋ｉ３×Ｒ２＝Ｖｂｅ３＋Ｒ２／Ｒ１×ΔＶｂｅ……（３）
前記（３）式において、ベース・エミッタ間電圧Ｖｂｅ３は負の温度係数を持ち、ΔＶｂｅは正の温度係数を持つ。このことから、Ｒ２／Ｒ１の値と温度係数を適切に選択することで基準電圧Ｖｒの温度係数を非常に小さくすることができる。
【００４６】
図７は、図６の定電流回路１ａを使用したシステム電源装置の例を示した図である。なお、図７では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図７における図２との相違点は、図１の定電圧回路ＲＥＧ１〜ＲＥＧｎから基準電圧発生回路Ｇ１〜Ｇｎをなくし、誤差増幅回路ＡＭＰ１〜ＡＭＰｎの各非反転入力端に定電流回路１ａからの基準電圧Ｖｒをそれぞれ入力するようにしたことにあり、これに伴って、図２の定電圧回路ＲＥＧ１〜ＲＥＧｎを定電圧回路ＲＥＧａ１〜ＲＥＧａｎにし、図２の定電流回路１を定電流回路１ａに、図２のシステム電源装置１０をシステム電源装置１０ａにそれぞれした。
【００４７】
このように、本第２の実施の形態における定電流回路は、前記第１の実施の形態の定電流回路に、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部４を備えるようにした。このことから、前記第１の実施の形態と同様の効果を得ることができ、更に、複数の定電圧回路を有するシステム電源装置において、各定電圧回路で必要とする基準電圧を定電流回路からそれぞれ供給することができ、各定電圧回路に基準電圧発生回路を設ける必要をなくすことができることから該各基準電圧発生回路を形成する面積が不用になり、電圧のばらつきが小さく温度特性の優れた高精度の基準電圧を得ることができる。このため、各定電圧回路のそれぞれの出力電圧を調整するためのトリミングをなくすことができると共に、システム電源装置のチップ面積を小さくすることができる。
【００４８】
なお、前記第１及び第２の各実施の形態では、説明を分かりやすくするために、各定電圧回路がすべて同じ回路構成をなしている場合を例にして説明したが、本発明は、これに限定するものではなく、各定電圧回路がすべて同じ回路構成をなしていなくてもよく、複数の定電圧回路が定電流回路からのバイアス電流を供給される構成をなしていればよい。また、前記第２の実施の形態では、説明を分かりやすくするために、定電圧回路ＲＥＧａ１〜ＲＥＧａｎで使用する基準電圧がすべて同じである場合を例にして説明したが、本発明は、これに限定するものではなく、少なくとも１つの定電圧回路が定電流回路１ａからの基準電圧Ｖｒを使用する場合に適用するものである。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施の形態における定電流回路の構成例を示した図である。
【図２】図１の定電流回路１を使用したシステム電源装置の例を示した図である。
【図３】図２の演算増幅回路ＡＭＰｋの回路例を示した図である。
【図４】本発明の第１の実施の形態における定電流回路の他の構成例を示した図である。
【図５】本発明の第１の実施の形態における定電流回路の他の構成例を示した図である。
【図６】本発明の第２の実施の形態における定電流回路の構成例を示した図である。
【図７】図６の定電流回路１ａを使用したシステム電源装置の例を示した図である。
【図８】従来のシステム電源装置の例を示した図である。
【図９】図８の定電圧回路ＲＥＧ１〜ＲＥＧｎの回路例を示した回路図である。
【符号の説明】
【００５０】
１，１ａ 定電流回路
２ 基準電流生成回路部
３ 比例電流生成回路部
４ 基準電圧発生回路部
ＡＭＰ 演算増幅回路
Ｍ１〜Ｍ３，ＭＡ１〜ＭＡｎ ＰＭＯＳトランジスタ
Ｑ１〜Ｑ３ ｐｎｐトランジスタ
Ｒ１，Ｒ２，ＲＡ１〜ＲＡｎ，ＲＢ１〜ＲＢｎ 抵抗
ＲＥＧ１〜ＲＥＧｎ，ＲＥＧａ１〜ＲＥＧａｎ 定電圧回路
Ｇ１〜Ｇｎ 基準電圧発生回路
ＡＭＰ１〜ＡＭＰｎ 誤差増幅回路
ＭＢ１〜ＭＢｎ 出力電圧制御用トランジスタ
【技術分野】
【０００１】
本発明は、複数の定電流を生成して出力する定電流回路及びその定電流回路を使用したシステム電源装置に関し、特にシステム電源装置を構成する複数の定電圧回路がそれぞれ有する誤差増幅回路や短絡保護回路等に必要な各バイアス電流を高精度に生成してそれぞれ供給する定電流回路及びその定電流回路を使用したシステム電源装置に関する。
【背景技術】
【０００２】
最近では電子機器の機能が豊富になり、これに伴って各機能に必要な電源の特性も多様化しており、多くの種類の電源が必要になってきた。このため、図８に示すように、複数の定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎ（ｎは、ｎ＞１の整数）を１チップに集積し、各定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎから対応する負荷Ｌｏ１〜Ｌｏｎに電力を供給すると共に、制御回路（図示せず）によって各定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎをトータル的に制御する、いわゆるシステム電源装置が用いられるようになってきた。
図９は、図８の定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎの回路例を示した回路図であり、定電圧回路ＲＥＧＸ１〜ＲＥＧＸｎは同じ回路構成であることから、図９では、任意の定電圧回路ＲＥＧＸｋ（ｋ＝０〜ｎ）を例にして示している。
【０００３】
定電圧回路ＲＥＧＸｋは、基準電圧発生回路ＲＥＦｋ、誤差増幅回路ＡＰｋ、出力電圧制御用トランジスタＰＢｋ及び出力電圧検出用抵抗ＲＸｋ，ＲＹｋで構成され、生成した出力電圧Ｖｏｋを対応する負荷Ｌｏｋに出力する。
基準電圧発生回路ＲＥＦｋは、ディプレッション型ＮＭＯＳトランジスタＮＡｋとエンハンスメント型ＮＭＯＳトランジスタ（以下、エンハンスメント型ＮＭＯＳトランジスタは単にＮＭＯＳトランジスタと呼び、エンハンスメント型ＰＭＯＳトランジスタは単にＰＭＯＳトランジスタと呼ぶ）ＮＢｋとで構成されている。ディプレッション型ＮＭＯＳトランジスタＮＡｋにおいて、ドレインが電源Ｖｄｄに接続されると共に、ゲートとソースが接続しているため、ディプレッション型ＮＭＯＳトランジスタＮＡｋのドレイン電流は、ディプレッション型ＮＭＯＳトランジスタＮＡｋのゲート・ソース間電圧Ｖｇｓ＝０のときの電流で定電流になる。
【０００４】
ディプレッション型ＮＭＯＳトランジスタＮＡｋのソースにはＮＭＯＳトランジスタＮＢｋのドレインが接続され、ＮＭＯＳトランジスタＮＢｋにおいて、ソースは接地電圧に接続され、ゲートはドレインに接続されている。このため、ＮＭＯＳトランジスタＮＢｋのドレイン電流は、定電流であるディプレッション型ＮＭＯＳトランジスタＮＡｋのドレイン電流と等しくなる。このことから、ＮＭＯＳトランジスタＮＢｋのゲート電圧は、ディプレッション型ＮＭＯＳトランジスタＮＡｋのドレイン電流によって決定される電圧に設定され、該電圧が基準電圧発生回路ＲＥＦｋから出力される基準電圧Ｖｒｅｆｋとなる。
誤差増幅回路ＡＰｋは、出力電圧Ｖｏｋを出力電圧検出用抵抗ＲＸｋ及びＲＹｋで分圧した電圧ＶＸｋが、基準電圧Ｖｒｅｆｋになるように出力電圧制御用トランジスタＰＢｋの動作制御を行う。
【０００５】
一方、システム電源装置では、多い場合は１チップ上に２０以上の定電圧回路が形成されているため、定電圧回路ごとにバイアス電流設定回路や基準電圧発生回路を設けると、半導体チップ全体の面積が大きくなってしまうという問題があった。このような問題を解決するため、電源電圧と接地電圧との間にＰＭＯＳトランジスタとＮＭＯＳトランジスタを直列に接続し、該直列回路によって電源電圧を分圧した電圧に、多数のＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲートをそれぞれ接続し、多数のアナログ基本回路にバイアス電流を供給する構成のバイアス電流源回路があった（例えば、特許文献１参照。）。
【特許文献１】特開平８−３２１７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、製造工程におけるプロセス変動や、同じウエハ上でもチップの位置の違いによって、ＭＯＳトランジスタの特性は変化する。このため、図９において、誤差増幅回路ＡＰｋの差動対をなすＮＭＯＳトランジスタＮＣｋ，ＮＤｋ及び誤差増幅回路ＡＰｋの出力段をなすＰＭＯＳトランジスタＰＥｋへのバイアス電流値は大きくばらつくという問題があった。また、ディプレッション型ＮＭＯＳトランジスタＮＡｋの０バイアス時におけるドレイン電流のばらつきは−５０％〜＋１００％と大きく、しかも、温度特性も使用温度範囲（−３０℃〜８５℃）で±２０〜３０％もある。このため、基準電圧発生回路ＲＥＦｋから出力される基準電圧Ｖｒｅｆｋや、ＮＭＯＳトランジスタＮＢｋのドレイン電流が製造プロセス及び温度の各変動に伴って大きく変化し、基準電圧発生回路ＲＥＦｋの特性が変化して基準電圧Ｖｒｅｆｋが変化するという問題があった。基準電圧Ｖｒｅｆｋの変化は、直接、出力電圧Ｖｏｋの変化に結びつくので、出力電圧検出用抵抗ＲＸｋ及びＲＹｋの抵抗比をトリミング等で調整する必要があった。
【０００７】
システム電源装置では、１チップ内に２０以上の定電圧回路が収納されている場合もあり、各定電圧回路に含まれている誤差増幅回路のバイアス電流や定電流負荷の値が大きくバラツクと、システム電源装置の消費電流が規格を超えてしまうという問題が発生する。また、誤差増幅回路の位相補償の量はバイアス電流値によって変化するため、最適な位相補償がなされない等の問題が発生する。更に、バイアス電流の変化はリプル除去率、入力電圧応答特性、出力電圧応答特性等の定電圧回路に要求されるさまざまな特性を変化させるため、仕様通りの特性を得るためにはバイアス電流を所定の電流値範囲に収める必要があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路を使用したシステム電源装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る定電流回路は、複数の定電流をそれぞれ生成して出力する定電流回路において、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されるものである。
【００１０】
具体的には、前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されるようにした。
【００１１】
また、前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有するようにした。
【００１２】
更に、前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として出力するようにしてもよい。
【００１３】
また、前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されるようにした。
【００１４】
また、前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【００１５】
また、前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【００１６】
また、この発明に係るシステム電源装置は、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、
複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給する定電流回路を備え、
該定電流回路は、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されるものである。
【００１７】
具体的には、前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されるようにした。
【００１８】
また、前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有するようにした。
【００１９】
更に、前記定電流回路は、
前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として少なくとも１つの前記定電圧回路に供給するようにしてもよい。
【００２０】
また、前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されるようにした。
【００２１】
また、前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【００２２】
また、前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであるようにしてもよい。
【発明の効果】
【００２３】
本発明の定電流回路によれば、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に前記第１の抵抗を接続し、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで、前記第１の抵抗に流れる電流に比例した電流がそれぞれ生成され出力されるようにした。このことから、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成して供給することができる。また、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給するために、このような定電流回路を使用するようにしたことから、定電圧回路の性能のばらつきを小さくすることができ、高精度の定電圧を生成して負荷に供給することができる。
【００２４】
更に、前記定電流回路に、前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路とを備え、前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として出力するようにしたことから、基準電圧を発生させる回路を別途設ける必要がなくなり、特に、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置にこのような定電流回路を使用することにより、定電圧回路ごとに設けられていた基準電圧発生回路が不用となり、更に従来と比較して電圧のばらつきが小さく温度特性の良い高精度の基準電圧を得ることができるため、各定電圧回路のそれぞれの出力電圧を調整するためのトリミングをなくすことができると共に、システム電源装置のチップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【００２５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電流回路の構成例を示した図である。
図１において、定電流回路１は、複数の所定の定電流ｉｏ１〜ｉｏｎ（ｎは、ｎ＞１の整数）を生成して出力するものであり、所定の基準電流を生成する基準電流生成回路部２と、該基準電流生成回路部２で生成された基準電流に比例した複数の定電流ｉｏ１〜ｉｏｎをそれぞれ生成して出力する比例電流生成回路部３とで構成されている。
【００２６】
基準電流生成回路部２は、演算増幅回路ＡＭＰ、２つのｐｎｐトランジスタＱ１，Ｑ２、抵抗Ｒ１及び２つのＰＭＯＳトランジスタＭ１，Ｍ２で構成されている。電源電圧Ｖｄｄと接地電圧との間には、ＰＭＯＳトランジスタＭ１及びｐｎｐトランジスタＱ１が直列に接続されると共に、ＰＭＯＳトランジスタＭ２、抵抗Ｒ１及びｐｎｐトランジスタＱ２が直列に接続されている。ＰＭＯＳトランジスタＭ１とｐｎｐトランジスタＱ１との接続部は演算増幅回路ＡＭＰの反転入力端に接続され、ＰＭＯＳトランジスタＭ２と抵抗Ｒ１との接続部は演算増幅回路ＡＭＰの非反転入力端に接続されている。ＰＭＯＳトランジスタＭ１及びＭ２の各ゲートは演算増幅回路ＡＭＰの出力端にそれぞれ接続され、ｐｎｐトランジスタＱ１及びＱ２の各ベースは接地電圧にそれぞれ接続されている。ＰＭＯＳトランジスタＭ１のドレイン電流をｉ１とし、ＰＭＯＳトランジスタＭ２のドレイン電流をｉ２とし、該電流ｉ２は前記基準電流をなす。
【００２７】
比例電流生成回路部３は、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎで構成されている。ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの各ソースはそれぞれ電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの各ゲートは、演算増幅回路ＡＭＰの出力端にそれぞれ接続されている。ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの各ドレインから定電流ｉｏ１〜ｉｏｎが対応して出力される。なお、ＰＭＯＳトランジスタＭ１は第１のトランジスタを、ＰＭＯＳトランジスタＭ２は第２のトランジスタを、ｐｎｐトランジスタＱ１は第１のｐｎ接合素子を、ｐｎｐトランジスタＱ２は第２のｐｎ接合素子を、抵抗Ｒ１は第１の抵抗をそれぞれなす。また、抵抗Ｒ１とｐｎｐトランジスタＱ２の直列回路は第１の直列回路を、演算増幅回路ＡＭＰは制御回路部をそれぞれなし、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎはそれぞれ比例電流生成用トランジスタをなす。
【００２８】
このような構成において、ＰＭＯＳトランジスタＭ１のドレイン電流ｉ１はｐｎｐトランジスタＱ１のエミッタ電流に、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２はｐｎｐトランジスタＱ２のエミッタ電流になっている。ＰＭＯＳトランジスタＭ１とＭ２は、同一特性のトランジスタを使用しており、図１のようにゲート・ソース間電圧を同一にすると、同じドレイン電流が流れる。
ＰＭＯＳトランジスタＭ１のドレインとＰＭＯＳトランジスタＭ２のドレインはそれぞれ演算増幅回路ＡＭＰの対応する入力端にそれぞれ接続されていることから、演算増幅回路ＡＭＰによって、ＰＭＯＳトランジスタＭ１及びＭ２の各ドレイン電圧が同電圧になるようにＰＭＯＳトランジスタＭ１及びＭ２の各ゲート電圧が制御される。
【００２９】
この結果、ｐｎｐトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１と、ｐｎｐトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ２に抵抗Ｒ１の両端の電圧を加えた電圧とは等しくなる。ｐｎｐトランジスタＱ２の素子サイズはｐｎｐトランジスタＱ１の素子サイズより大きく作られており、同じエミッタ電流を供給した場合には、ｐｎｐトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ２の方がｐｎｐトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１より低い電圧になるようにしている。
【００３０】
このことを式で表すと下記（１）式のようになる。なお、下記式において、Ｒ１は抵抗Ｒ１の抵抗値を示している。
Ｖｂｅ１＝Ｖｂｅ２＋ｉ２×Ｒ１………………（１）
ｉ２＝（１／Ｒ１）×（Ｖｂｅ１−Ｖｂｅ２）
【００３１】
ΔＶｂｅ＝Ｖｂｅ１−Ｖｂｅ２とすると、下記（２）式のようになる。
ｉ２＝（１／Ｒ１）×ΔＶｂｅ………………（２）
（２）式より、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２の値は、ｐｎｐトランジスタＱ１とｐｎｐトランジスタＱ２の素子サイズの差と抵抗Ｒ１の抵抗値で決まることが分かる。
【００３２】
一方、ΔＶｂｅの温度係数が正であることから、抵抗Ｒ１の温度係数をΔＶｂｅの温度係数を相殺するように選ぶことで、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２の温度係数を非常に小さくすることができる。抵抗Ｒ１の抵抗値と温度係数の製造ばらつきは、抵抗値で±５％、温度係数で±５％（−３０℃〜８５℃）程度である。おおよそこれらの変動幅が基準電流ｉ２のばらつきになるので、従来と比較して高精度に基準電流値を設定することができる。
比例電流生成回路部３の各ＰＭＯＳトランジスタＭＡ１〜ＭＡｎから出力される各定電流ｉｏ１〜ｉｏｎは、必ずしもすべて同じ電流値である必要はなく、ＰＭＯＳトランジスタＭＡ１〜ＭＡｎの素子の大きさによって任意に設定することができる。
【００３３】
図２は、図１の定電流回路１を使用したシステム電源装置の例を示した図である。
図２において、システム電源装置１０は、所定の定電圧Ｖｏ１〜Ｖｏｎを生成して対応する負荷Ｌｏ１〜Ｌｏｎに出力する複数の定電圧回路ＲＥＧ１〜ＲＥＧｎと、定電流回路１とを備えている。定電圧回路ＲＥＧ１〜ＲＥＧｎは同じ回路構成をなしていることから、図２では、任意の定電圧回路ＲＥＧｋ（ｋ＝０〜ｎ）のみ内部回路例を示しており、その他の定電圧回路は定電圧回路ＲＥＧｋと同じであるので内部回路を省略して示している。以下、定電圧回路ＲＥＧｋを例にして説明する。
【００３４】
定電圧回路ＲＥＧｋは、所定の基準電圧Ｖｒｋを生成して出力する基準電圧発生回路Ｇｋと、誤差増幅回路ＡＭＰｋと、出力電圧制御用トランジスタＭＢｋと、出力電圧検出用抵抗ＲＡｋ，ＲＢｋとで構成され、生成した出力電圧Ｖｏｋを出力端ＯＵＴｋに接続された負荷Ｌｏｋに出力する。
電源電圧Ｖｄｄと出力端ＯＵＴｋとの間には出力電圧制御用トランジスタＭＢｋが接続され、出力端ＯＵＴｋと接地電圧との間には、抵抗ＲＡｋ及びＲＢｋが直列に接続されている。抵抗ＲＡｋ及びＲＢｋによって出力電圧Ｖｏｋを分圧して生成された分圧電圧Ｖｄｋは、演算増幅回路ＡＭＰｋの反転入力端に入力され、演算増幅回路ＡＭＰｋの非反転入力端には基準電圧Ｖｒｋが入力されている。演算増幅回路ＡＭＰｋの出力端は出力電圧制御用トランジスタＭＢｋのゲートに接続され、演算増幅回路ＡＭＰｋは、分圧電圧Ｖｄｋが基準電圧Ｖｒｋになるように出力電圧制御用トランジスタＭＢｋの動作制御を行う。
【００３５】
一方、演算増幅回路ＡＭＰｋには、定電流回路１から定電流ｉｏｋがバイアス電流として供給されている。
図３は、演算増幅回路ＡＭＰｋの回路例を示した図である。
図３において、演算増幅回路ＡＭＰｋは、ＰＭＯＳトランジスタＭＣｋ〜ＭＥｋ及びＮＭＯＳトランジスタＭＦｋ〜ＭＪｋで構成されている。ＰＭＯＳトランジスタＭＣｋ及びＭＤｋはカレントミラー回路を形成しており、差動対をなすＮＭＯＳトランジスタＭＦｋ及びＭＧｋの負荷をなす。ＰＭＯＳトランジスタＭＣｋ及びＭＤｋにおいて、各ソースは電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＭＣｋのドレインに接続されている。
【００３６】
ＰＭＯＳトランジスタＭＣｋのドレインにはＮＭＯＳトランジスタＭＦｋのドレインが接続され、ＰＭＯＳトランジスタＭＤｋのドレインにはＮＭＯＳトランジスタＭＧｋのドレインが接続されている。ＮＭＯＳトランジスタＭＦｋのゲートは演算増幅回路ＡＭＰｋの非反転入力端をなし、基準電圧Ｖｒｋが入力されている。また、ＮＭＯＳトランジスタＭＧｋのゲートは演算増幅回路ＡＭＰｋの反転入力端をなし、分圧電圧Ｖｄｋが入力されている。ＮＭＯＳトランジスタＭＦｋ及びＭＧｋの各ソースは接続され、該接続部と接地電圧との間にＮＭＯＳトランジスタＭＩｋが接続されている。
【００３７】
ここで、ＮＭＯＳトランジスタＭＨｋ〜ＭＪｋはカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭＨｋ〜ＭＪｋの各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭＨｋのドレインに接続され、該ドレインには定電流回路１からの定電流ｉｏｋが入力されている。
また、電源電圧Ｖｄｄと接地電圧との間には、ＰＭＯＳトランジスタＭＥｋとＮＭＯＳトランジスタＭＪｋが直列に接続され、ＰＭＯＳトランジスタＭＤｋとＮＭＯＳトランジスタＭＧｋの接続部がＰＭＯＳトランジスタＭＥｋのゲートに接続されている。また、ＰＭＯＳトランジスタＭＥｋとＮＭＯＳトランジスタＭＪｋとの接続部は、演算増幅回路ＡＭＰｋの出力端をなし出力電圧制御用トランジスタＭＢｋのゲートに接続されている。
【００３８】
このような構成において、ＰＭＯＳトランジスタＭＣｋ，ＭＤｋ及びＮＭＯＳトランジスタＭＦｋ，ＭＧｋ，ＭＩｋは差動増幅段を形成し、ＮＭＯＳトランジスタＭＨｋ及びＭＩｋのカレントミラー回路によって、定電流ｉｏｋに比例した電流がバイアス電流として差動対をなすＮＭＯＳトランジスタＭＦｋ及びＭＧｋにそれぞれ供給される。また、ＰＭＯＳトランジスタＭＥｋ及びＮＭＯＳトランジスタＭＪｋは増幅段を形成し、ＮＭＯＳトランジスタＭＨｋ及びＭＪｋのカレントミラー回路によって、定電流ｉｏｋに比例した電流がバイアス電流としてＰＭＯＳトランジスタＭＥｋに供給される。このようにして、演算増幅回路ＡＭＰｋに定電流回路１からの定電流ｉｏｋがバイアス電流として供給される。
【００３９】
なお、図１では、ＰＭＯＳトランジスタ及びｐｎｐトランジスタを使用して定電流回路１を形成する場合を例にして示したが、ＮＭＯＳトランジスタ及びｎｐｎトランジスタを使用して定電流回路１を形成するようにしてもよく、このようにした場合、図１は図４のようになる。図４では、図１に対応するものは図１と同じ符号で示している。また、図１では、ｐｎｐトランジスタＱ１及びＱ２の各ベースは接地電圧に接続するようにしたが、図５で示すように、ｐｎｐトランジスタＱ１及びＱ２の代わりにベースとコレクタが接続されたｎｐｎトランジスタを使用してもよい。なお、図５においても、図１に対応するものは図１と同じ符号で示している。
【００４０】
このように、本第１の実施の形態における定電流回路は、ＭＯＳトランジスタＭ１及びＭ２から流れる各電流ｉ１及びｉ２の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路ＡＭＰがＭＯＳトランジスタＭ１及びＭ２の動作制御を行い、ＭＯＳトランジスタＭ１及びＭ２から対応して電流が供給される２つのバイポーラトランジスタＱ１及びＱ２に流れる電流密度の差によって生じる電位差に接続した抵抗Ｒ１に流れる定電流を基準電流とし、演算増幅回路ＡＭＰによって動作制御されたＭＯＳトランジスタＭＡ１〜ＭＡｎで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。このことから、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる。
【００４１】
また、本第１の実施の形態における定電流回路で生成された各定電流をシステム電源装置１０が有する複数の定電圧回路ＲＥＧ１〜ＲＥＧｎのバイアス電流として供給するようにしたことから、各定電圧回路の性能のばらつきを小さくすることができ、システム電源装置全体の消費電流のばらつきが小さくなり、各誤差増幅回路の位相補償も安定し、更にリプル除去率、入力電圧応答特性及び出力電圧応答特性等、定電圧回路に要求されるさまざまな特性の安定化を実現することができる。
【００４２】
第２の実施の形態．
前記第１の実施の形態では、各定電圧回路ＲＥＧ１〜ＲＥＧｎにそれぞれ基準電圧発生回路Ｇ１〜Ｇｎを備えるようにしたが、各定電圧回路ＲＥＧ１〜ＲＥＧｎの内、使用する基準電圧が同じである定電圧回路がある場合、定電流回路１で該基準電圧を生成して該定電圧回路にそれぞれ供給するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図６は、本発明の第２の実施の形態における定電流回路の構成例を示した図である。なお、図６では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。また、図６では、各定電圧回路で使用する基準電圧がすべて同じである場合を例にして示している。
【００４３】
図６における図１との相違点は、演算増幅回路ＡＭＰによって動作制御されるＰＭＯＳトランジスタＭ３、ｐｎｐトランジスタＱ３及び抵抗Ｒ２からなる基準電圧発生回路部４を備えたことにあり、これに伴って、図１の定電流回路１を定電流回路１ａにした。
図６において、定電流回路１ａは、複数の所定の定電流ｉｏ１〜ｉｏｎ及び所定の基準電圧Ｖｒを生成して出力するものであり、基準電流生成回路部２と、比例電流生成回路部３と、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部４とで構成されている。
【００４４】
基準電圧発生回路部４は、ＰＭＯＳトランジスタＭ３、ｐｎｐトランジスタＱ３及び抵抗Ｒ２で構成され、電源電圧Ｖｄｄと接地電圧との間にＰＭＯＳトランジスタＭ３、抵抗Ｒ３及びｐｎｐトランジスタＱ３が直列に接続されている。ＰＭＯＳトランジスタＭ３のゲートは演算増幅回路ＡＭＰの出力端に接続され、ｐｎｐトランジスタＱ３のゲートは接地電圧に接続されている。ＰＭＯＳトランジスタＭ３と抵抗Ｒ２との接続部から基準電圧Ｖｒが出力される。なお、ｐｎｐトランジスタＱ３は第３のトランジスタを、抵抗Ｒ２は第２の抵抗を、ｐｎｐトランジスタＱ３は第３のｐｎ接合素子をそれぞれなし、抵抗Ｒ２とｐｎｐトランジスタＱ３の直列回路が第２の直列回路をなす。
【００４５】
このような構成において、基準電圧Ｖｒは下記（３）式で表される。なお、下記（３）式において、ｐｎｐトランジスタＱ３のベース・エミッタ間電圧をＶｂｅ３とし、抵抗Ｒ２の抵抗値をＲ２とし、ＰＭＯＳトランジスタＭ３から出力される電流をｉ３としている。
Ｖｒ＝Ｖｂｅ３＋ｉ３×Ｒ２＝Ｖｂｅ３＋Ｒ２／Ｒ１×ΔＶｂｅ……（３）
前記（３）式において、ベース・エミッタ間電圧Ｖｂｅ３は負の温度係数を持ち、ΔＶｂｅは正の温度係数を持つ。このことから、Ｒ２／Ｒ１の値と温度係数を適切に選択することで基準電圧Ｖｒの温度係数を非常に小さくすることができる。
【００４６】
図７は、図６の定電流回路１ａを使用したシステム電源装置の例を示した図である。なお、図７では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図７における図２との相違点は、図１の定電圧回路ＲＥＧ１〜ＲＥＧｎから基準電圧発生回路Ｇ１〜Ｇｎをなくし、誤差増幅回路ＡＭＰ１〜ＡＭＰｎの各非反転入力端に定電流回路１ａからの基準電圧Ｖｒをそれぞれ入力するようにしたことにあり、これに伴って、図２の定電圧回路ＲＥＧ１〜ＲＥＧｎを定電圧回路ＲＥＧａ１〜ＲＥＧａｎにし、図２の定電流回路１を定電流回路１ａに、図２のシステム電源装置１０をシステム電源装置１０ａにそれぞれした。
【００４７】
このように、本第２の実施の形態における定電流回路は、前記第１の実施の形態の定電流回路に、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部４を備えるようにした。このことから、前記第１の実施の形態と同様の効果を得ることができ、更に、複数の定電圧回路を有するシステム電源装置において、各定電圧回路で必要とする基準電圧を定電流回路からそれぞれ供給することができ、各定電圧回路に基準電圧発生回路を設ける必要をなくすことができることから該各基準電圧発生回路を形成する面積が不用になり、電圧のばらつきが小さく温度特性の優れた高精度の基準電圧を得ることができる。このため、各定電圧回路のそれぞれの出力電圧を調整するためのトリミングをなくすことができると共に、システム電源装置のチップ面積を小さくすることができる。
【００４８】
なお、前記第１及び第２の各実施の形態では、説明を分かりやすくするために、各定電圧回路がすべて同じ回路構成をなしている場合を例にして説明したが、本発明は、これに限定するものではなく、各定電圧回路がすべて同じ回路構成をなしていなくてもよく、複数の定電圧回路が定電流回路からのバイアス電流を供給される構成をなしていればよい。また、前記第２の実施の形態では、説明を分かりやすくするために、定電圧回路ＲＥＧａ１〜ＲＥＧａｎで使用する基準電圧がすべて同じである場合を例にして説明したが、本発明は、これに限定するものではなく、少なくとも１つの定電圧回路が定電流回路１ａからの基準電圧Ｖｒを使用する場合に適用するものである。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施の形態における定電流回路の構成例を示した図である。
【図２】図１の定電流回路１を使用したシステム電源装置の例を示した図である。
【図３】図２の演算増幅回路ＡＭＰｋの回路例を示した図である。
【図４】本発明の第１の実施の形態における定電流回路の他の構成例を示した図である。
【図５】本発明の第１の実施の形態における定電流回路の他の構成例を示した図である。
【図６】本発明の第２の実施の形態における定電流回路の構成例を示した図である。
【図７】図６の定電流回路１ａを使用したシステム電源装置の例を示した図である。
【図８】従来のシステム電源装置の例を示した図である。
【図９】図８の定電圧回路ＲＥＧ１〜ＲＥＧｎの回路例を示した回路図である。
【符号の説明】
【００５０】
１，１ａ 定電流回路
２ 基準電流生成回路部
３ 比例電流生成回路部
４ 基準電圧発生回路部
ＡＭＰ 演算増幅回路
Ｍ１〜Ｍ３，ＭＡ１〜ＭＡｎ ＰＭＯＳトランジスタ
Ｑ１〜Ｑ３ ｐｎｐトランジスタ
Ｒ１，Ｒ２，ＲＡ１〜ＲＡｎ，ＲＢ１〜ＲＢｎ 抵抗
ＲＥＧ１〜ＲＥＧｎ，ＲＥＧａ１〜ＲＥＧａｎ 定電圧回路
Ｇ１〜Ｇｎ 基準電圧発生回路
ＡＭＰ１〜ＡＭＰｎ 誤差増幅回路
ＭＢ１〜ＭＢｎ 出力電圧制御用トランジスタ
【特許請求の範囲】
【請求項１】
複数の定電流をそれぞれ生成して出力する定電流回路において、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されることを特徴とする定電流回路。
【請求項２】
前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されることを特徴とする請求項１記載の定電流回路。
【請求項３】
前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有することを特徴とする請求項１又は２記載の定電流回路。
【請求項４】
前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として出力することを特徴とする請求項１、２又は３記載の定電流回路。
【請求項５】
前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されることを特徴とする請求項４記載の定電流回路。
【請求項６】
前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項１、２又は３記載の定電流回路。
【請求項７】
前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項４又は５記載の定電流回路。
【請求項８】
所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、
複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給する定電流回路を備え、
該定電流回路は、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されることを特徴とするシステム電源装置。
【請求項９】
前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されることを特徴とする請求項８記載のシステム電源装置。
【請求項１０】
前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有することを特徴とする請求項８又は９記載のシステム電源装置。
【請求項１１】
前記定電流回路は、
前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として少なくとも１つの前記定電圧回路に供給することを特徴とする請求項８、９又は１０記載のシステム電源装置。
【請求項１２】
前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されることを特徴とする請求項１１記載のシステム電源装置。
【請求項１３】
前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項８、９又は１０記載のシステム電源装置。
【請求項１４】
前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項１１又は１２記載のシステム電源装置。
【請求項１】
複数の定電流をそれぞれ生成して出力する定電流回路において、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されることを特徴とする定電流回路。
【請求項２】
前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されることを特徴とする請求項１記載の定電流回路。
【請求項３】
前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有することを特徴とする請求項１又は２記載の定電流回路。
【請求項４】
前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として出力することを特徴とする請求項１、２又は３記載の定電流回路。
【請求項５】
前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されることを特徴とする請求項４記載の定電流回路。
【請求項６】
前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項１、２又は３記載の定電流回路。
【請求項７】
前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項４又は５記載の定電流回路。
【請求項８】
所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、
複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給する定電流回路を備え、
該定電流回路は、
制御電極に入力される信号に応じた電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流が供給される第１のｐｎ接合素子と、
制御電極に入力される信号に応じた電流を生成して出力する第２のトランジスタと、
該第２のトランジスタから出力された電流が供給される、第１の抵抗及び第２のｐｎ接合素子が直列に接続された第１の直列回路と、
前記第２のトランジスタと該第１の抵抗との接続部の電圧が、前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧と等しくなるように前記第１及び第２の各トランジスタの動作制御を行う制御回路部と、
前記第１の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、
を備え、
前記第１の抵抗は、前記第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第２のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第１の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されることを特徴とするシステム電源装置。
【請求項９】
前記制御回路部は、前記第２のトランジスタと第１の抵抗との接続部の電圧、及び前記第１のトランジスタと第１のｐｎ接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第１及び第２の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されることを特徴とする請求項８記載のシステム電源装置。
【請求項１０】
前記第１の抵抗は、第１及び第２の各ｐｎ接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有することを特徴とする請求項８又は９記載のシステム電源装置。
【請求項１１】
前記定電流回路は、
前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第３のトランジスタと、
該第３のトランジスタから出力された電流が供給される、第２の抵抗及び第３のｐｎ接合素子が直列に接続された第２の直列回路と、
を備え、
前記第３のトランジスタと第２の抵抗との接続部の電圧を所定の基準電圧として少なくとも１つの前記定電圧回路に供給することを特徴とする請求項８、９又は１０記載のシステム電源装置。
【請求項１２】
前記第１及び第２の各抵抗は、前記第３のｐｎ接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されることを特徴とする請求項１１記載のシステム電源装置。
【請求項１３】
前記第１及び第２の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１及び第２の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項８、９又は１０記載のシステム電源装置。
【請求項１４】
前記第１から第３の各トランジスタは、ソースとゲートがそれぞれ共通接続されたＭＯＳトランジスタであり、前記各比例電流生成用トランジスタは、第１から第３の各トランジスタとソース及びゲートがそれぞれ共通接続されたＭＯＳトランジスタであることを特徴とする請求項１１又は１２記載のシステム電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−１０９３４９（Ｐ２００６−１０９３４９Ａ）
【公開日】平成１８年４月２０日（２００６．４．２０）
【国際特許分類】
【出願番号】特願２００４−２９６４７９（Ｐ２００４−２９６４７９）
【出願日】平成１６年１０月８日（２００４．１０．８）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成１８年４月２０日（２００６．４．２０）
【国際特許分類】
【出願日】平成１６年１０月８日（２００４．１０．８）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]