【課題】低ひずみ、低雑音、且つ小形な送信増幅器を得る。
【解決手段】多段接続した増幅器のうちの少なくとも１段以上に、バイポーラトランジスタ３のコレクタ電極とベース電極との間に接続された抵抗９を備え、出力電源１０からインダクタ８および抵抗９を介してバイポーラトランジスタ３のベース電極に入力バイアスを供給する増幅器を備える。
バイポーラトランジスタ３の動作条件を決める入力バイアスを、抵抗９と出力電源１０とにより決定するので、バイアス回路によるひずみがバイポーラトランジスタ３に重畳されないため、低雑音な送信増幅器を実現することができる。
また、入力バイアスを供給するためだけにインダクタを設ける必要がないため、小形な送信増幅器を実現することができる。 （もっと読む）

【課題】平均電力効率（ＡＰＥ）が改良されることができるセルラ電話における電力増幅器を提供する。
【解決手段】ＲＦ出力電力増幅器（ＰＡ）は、第１および第２のＡＢ級増幅回路を含んでいる。高電力オペレーティングモードにおいて動作する場合、第１の増幅器はＰＡ出力端子を駆動する。第１の増幅器のパワートランジスタ（単数または複数）は、高い出力電力での効率性および線形性を最適化するように、バイアスをかけられる。低電力オペレーティングモードにおいて動作する場合、第２の増幅器は出力端子を駆動する。第２の増幅器のパワートランジスタは、低い出力電力での効率性および線形性を最適化するように、バイアスをかけられる。増幅器のパワートランジスタを適切にサイジングすることによって、エミッタ電流密度は、実質的に等しく維持されるので、ＰＡ電力利得は、２つのオペレーティングモードにおいて同じである。 （もっと読む）

【課題】ランプアップまたはランプダウンにおいてスイッチングスペクトラムの劣化を軽減すること。
【解決手段】初段と最終段のバイアス回路８１、８３が、初段と最終段の増幅回路４１、４３のアイドリング電流を決定する。電力検出回路５、６は、最終段出力信号Ｐｏｕｔの信号レベルに応答する電力検出信号Ｖ_ＤＥＴを生成する。誤差増幅器７に検出信号Ｖ_ＤＥＴと目標電力信号Ｖ_ＲＡＭＰが供給され、電力制御電圧Ｖ_ＡＰＣが制御信号増強回路９の入力に供給され、出力から増強制御信号Ｖ_ＥＮを生成する。制御信号増強回路９は、所定の非線型の入出力特性を有する。増強制御信号Ｖ_ＥＮが初段と最終段のバイアス回路８１、８３とに供給され、初段と最終段の増幅回路４１、４３のアイドリング電流は増強制御信号Ｖ_ＥＮによって制御され、ＲＦ電力増幅器の制御利得の低下が補償される。 （もっと読む）

【課題】変調信号のオンデューティー比が上限付近の状態が継続しても、Ｄ級増幅器を正
常に動作させて駆動信号を出力が可能とする。
【解決手段】駆動波形信号から生成した変調信号を電力増幅した後、平滑化することによ
って駆動信号を生成する。変調信号を電力増幅するデジタル電力増幅器では、電源とグラ
ンドとの間で２つのＮチャンネル（以下ｃｈ）ＭＯＳＦＥＴをプッシュ・プル接続し、更
に、電源側のＮｃｈＭＯＳＦＥＴに対して並列にＰｃｈＭＯＳＦＥＴを接続する。こうす
れば、電源側のＮｃｈＭＯＳＦＥＴをＯＮにするためのブートストラップコンデンサーに
蓄えられた電荷が不足してＮｃｈＭＯＳＦＥＴをＯＮにすることができない場合でも、Ｐ
ｃｈＭＯＳＦＥＴをＯＮにすることで電力増幅を行うことができ、駆動信号を出力するこ
とが可能となる。 （もっと読む）

【課題】 電源パンピング現象によって生じる回路素子の破損を、動作を停止させることなく防止すること。
【解決手段】 コンデンサＣ１の充電電圧の絶対値が所定値以上であることを検出回路２５が検出すると、定電流生成手段のスイッチ手段がオン状態にされ、定電流Ｉの電流値が大きくなる。これにより、第１電流Ｉ１および第２電流Ｉ２の電流値が大きく、かつ、その比が小さくなる。従って、コンデンサＣ１、Ｃ２の充電速度の比が小さくなり、ＰＷＭ信号ＯＵＴの変調度が低下する。従って、ＭＯＳＦＥＴ１６が長期間連続してオン状態になることがなくなり、コンデンサＣ１の充電電圧が所定値以上である状態が回避され、コンデンサＣ１の破損を防止できる。 （もっと読む）

【課題】製造時の工程及び製品の消費電力の点で優れたレギュレータモジュール、及びそれを用いたバイアス回路を提供する。
【解決手段】パワーアンプモジュールとレギュレータモジュール８０１を含むパワーアンプをバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術によって１チップで構成する。レギュレータモジュール８０１はデプリーション型トランジスタによる差動増幅回路を内包する。該差動増幅回路の一方のＦＥＴＱ４のソース端子を、ダイオード接続したバイポーラトランジスタＱ７を介して、ＦＥＴＱ３のソース端子と接続することで、バイポーラトランジスタＱ７の電位差をレギュレータの出力電圧とすることが可能となる。 （もっと読む）

【課題】電界効果トランジスタの閾値電圧に対する依存性が抑制された定電圧を供給する定電圧回路を提供する。
【解決手段】本発明にかかる定電圧回路は、第１および第２のノードで互いのドレインおよびゲートが共通接続される電界効果トランジスタＱ１１およびＱ１２と、電界効果トランジスタＱ１１、１２のゲートが共通接続される前記第２のノードと電界効果トランジスタＱ１２のソースとの間に接続される抵抗器Ｒ１１と、コレクタが前記第２のノードに接続されるバイポーラトランジスタＱ１３と、電界効果トランジスタＱ１２のソースに接続し、バイポーラトランジスタＱ１３のベースにバイアス電圧を供給するバイアス回路１０１と、を備え、電界効果トランジスタＱ１１、１２のドレインが共通接続される前記第１のノードに電圧源Ｖｂａｔが接続され、電界効果トランジスタＱ１１のソースから定電圧を供給する。 （もっと読む）

【課題】最低所要供給電圧が低く、小さいチップ領域を占め、電流消費が低く、供給電圧の変動に強いバンドギャップリファレンス回路を提供する。
【解決手段】電圧ジェネレータ（ＶＧ）と、供給回路（ＳＣ）と、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを、バンドギャップリファレンス回路は含む。供給回路（ＳＣ）の制御要素（ＣＳ）およびバイアス回路（ＢＣ）の制御要素（ＣＢ）のうちの一つは、擬似格子整合型高電子移動度トランジスタまたはヘテロ接合バイポーラトランジスタを含み、供給回路（ＳＣ）のバイアス要素（ＢＳ）およびバイアス回路（ＢＣ）のバイアス要素（ＢＢ）のうちの一つは、ロングゲート擬似格子整合型高電子移動度トランジスタまたは抵抗を含む。擬似構成整合型高電子移動度トランジスタおよびヘテロ接合バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される。 （もっと読む）

【課題】サーミスタを使わずに簡便な回路で所望の温度補償が達成できると共に、抵抗での消費電力が増加しないようにし、また温度補償の特性変更や調整を抵抗の仕様等の変更のみで任意に行えるようにする。
【解決手段】ＦＥＴ１のゲート電圧を制御するためのＰＮＰの第１トランジスタＱ1 が設けられ、上記ＦＥＴ１のドレイン及び第１トランジスタＱ1 のエミッタには、ＦＥＴ１のドレイン電流検出用の抵抗Ｒ_４を介して正電源４が配置され、第１トランジスタＱ1 のベースと接地との間に第１抵抗Ｒ_１、このベースと正電源４との間に第２抵抗Ｒ_２が接続される回路で、上記第２抵抗に対し並列となるように、直列接続のダイオード（ＰＮＰトランジスタでもよい）Ｄ1 と第３抵抗Ｒ_３を接続する。これによれば、Ｒ_２とＲ_３のそれぞれの値の組合せの調整で任意の温度勾配のドレイン電流を得ることができる。 （もっと読む）

ヘテロ接合バイポーラトランジスタ及びロングゲート疑似格子整合高電子移動度トランジスタを備える回路ユニット（ＣＵ）。前記ロングゲート疑似格子整合高電子移動度トランジスタのソース（Ｓ）又はドレイン（Ｄ）が、前記ヘテロ接合バイポーラトランジスタのコレクタ（Ｃ）又はエミッタ（Ｅ）に電気的に結合される。 （もっと読む）

【課題】低電圧での動作を可能とし、アーリー効果による電流比の悪化を抑圧可能とする。
【解決手段】
ＮＰＮ型の第１及び第２のトランジスタ１，２のベース、第１のトランジスタ１のコレクタ、及び、デプレッション型のＮチャンネルＭＯＳトランジスタである第３のトランジスタ３のゲートが相互に接続されると共に、定電流源４に接続される一方、第１及び第２のトランジスタ１，２のエミッタは、共にグランドに接続され、第２のトランジスタ２のコレクタは、第３のトランジスタ３のソースに接続されて、この第３のトランジスタ３のドレインに出力可能に構成されてなり、低電圧での動作を可能とし、アーリー効果による電流比の悪化が抑圧可能となっている。 （もっと読む）

【課題】この発明は、増幅用トランジスタのコレクタ電圧に応じてアイドル電流を制御することにより、低歪特性を実現することができる電力増幅器用バイアス回路を提供する。
【解決手段】電力増幅器用バイアス回路が、電圧駆動バイアス回路と電流駆動バイアス回路とを並列に設けた併用バイアス回路を備えている。Ｖｃ２によるアイドル電流制御回路１０が付加されている。増幅用トランジスタのコレクタ電圧Ｖｃ２がＴｒｘ２の閾値電圧（約１．３Ｖ）以下の場合、Ｔｒｘ２がオフする。Ｖｒｅｆ（２．４〜２．５Ｖ）はＴｒｘ１とＤｘ２がオンする電圧（約１．３＋０．７Ｖ）より高いため、電流Ｉｘ１が流れてＴｒｘ１がオンする。そのため、抵抗Ｒｘ１やＲｘ２を介して、Ｔｒ２ａやＴｒ２ｂのベースからＧＮＤへ向けて、電流が引き抜かれる。その結果、Ｔｒ２ａ、Ｔｒ２ｂのアイドル電流が下がる。 （もっと読む）

【課題】動作中におけるノイズの侵入によって、回路動作が停止しても、起動回路を再度駆動させることなく、また、外部からリセット信号を入力させることなく、回路動作を復帰可能とし、起動回路における消費電流の低減を図る。
【解決手段】一定の電流を外部へ供給する基準電流供給部１００と、基準電流供給部１００からの電流供給を受け、供給された電流に電流を生成する定電流供給部１１０と、基準電流供給部１００と定電流供給部１１０の動作開始のための電流を供給する起動用定電流供給部１２０とを有し、起動用定電流供給部１２０からの電流が基準電流供給部１００の起動用のアイドリング電流として供給されることでノイズの影響を受けること無く、従来に比して起動時間の短縮が可能となっている。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅に、Ｊ−ＦＥＴを入力としバイポーラトランジスタを出力とする増幅素子に、バックゲート構造のＪ−ＦＥＴを用いると、バックゲート−半導体基板間の容量が、増幅素子の入出力間の寄生容量（ミラー容量）となり、増幅素子の入力ロスが増大する問題に対し有効な半導体装置を提供する。
【解決手段】接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。これにより、増幅素子の入出力間の寄生容量が発生しなくなるため、ミラー容量による入力ロスの増大を防止できる。また、Ｊ−ＦＥＴのチャネル領域は、エミツタ拡散31と同時に形成できるため、ＩＤＳＳＳや、ピンチオフ電圧が安定し、増幅素子としての消費電流のばらつきが低減し、生産性が向上する。 （もっと読む）

【課題】一般的な製造可能であり、且つノイズを低減せさることが可能な基準電圧回路及びこの基準電圧回路を有する発振回路を提供することを目的とする
【解決手段】基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを抵抗Ｒ１１と抵抗Ｒ１２とから構成される分圧回路２１１で分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力基準電圧ＶＲＥＦを得る。 （もっと読む）

【課題】オフセット電圧に影響されずに一定電圧を発生する定電圧発生回路を小さな占有面積で実現する。
【解決手段】第１電位と第２電位とを出力する基準電位発生部Q1,Q2,R1-R3と、第１および第２電位を２個の入力とし、第１動作期間に出力が出力線に接続される第１アンプ部と、第１および第２電位を２個の入力とし、第２動作期間に出力が出力線に接続される第２アンプ部と、ローパスフィルタ11と、を備え、第１と第２動作期間を交互に行い、第１アンプ部は、第２動作期間においてオフセット電圧を記憶し、第１動作期間において記憶したオフセット電圧分を相殺して第１電位と第２電位を等しくする出力を行い、第２アンプ部は、第１動作期間においてオフセット電圧を記憶し、第２動作期間において記憶したオフセット電圧分を相殺して第１電位と第２電位を等しくする出力を行う。 （もっと読む）

【課題】光入力信号の周波数特性に正確に対応した光入力のダイナミックレンジの拡大とともに、低電圧動作及び小型化を実現すること。
【解決手段】この光受信回路１は、光信号を受けて該光信号に対応する電流信号Ｉｐｄに変換するフォトダイオード２と、電流信号Ｉｐｄを電圧信号に変換するトランスインピーダンスアンプ３と、該電圧信号の瞬時状態に対応して電流信号Ｉｐｄがトランスインピーダンスアンプ３をバイパスするように動作するＦＥＴ１２とを備えることを特徴とする。 （もっと読む）

【課題】I_ｍがI_{ｂｌｅｅｄ}より小さいときでさえ、比率が制御信号に指数関数的に関連する電流対を発生させる。
【解決手段】対の比率が制御信号に指数関数的に関係する電流対I_p、I_mを発生する装置および方法であって、ここにI_pまたはI_mのいずれかは最小値より大きいかまたは最大値より小さい。装置はI_mまたはI_pの値を感知するために使用される帰還修正回路を含む。感知されたI_mまたはI_pの値が最小値より小さいかまたは最大値より大きいとき、修正回路はブースト電流I_boostを供給する。I_boostは好ましくは所望値およびI_pまたはI_mの差に比例するよう維持される。 （もっと読む）

【課題】 簡単な構成で電流源回路を温度補償することができる温度補償回路及び電流源回路を提供する。
【解決手段】 温度補償回路１は、第１トランジスタＭ１と同チャネル型のＭＯＳＦＥＴにて構成した第２トランジスタＭ２を設けて構成してあり、ゲート電圧生成手段たる第２トランジスタＭ２のソースは前記第１トランジスタＭ１のゲートに接続してある。また、温度補償回路１にはスイッチング素子として動作させる第３トランジスタＭ３が設けてあり、第３トランジスタＭ３のドレインと第２トランジスタＭ２のソースとを直列接続してある。 （もっと読む）

【課題】電源電圧の変動に依存することなく、電源電圧変動除去比の良いバンドギャップ基準電圧回路を提供する。
【解決手段】電圧供給回路５１によって電源電圧Ｖ５は電源電圧Ｖｄｄの変動に依存しなくなる。すると、抵抗４１に発生する正の温度係数を持つ電圧（Ｖ３−Ｖ２）は、電源電圧Ｖｄｄでなくて電源電圧Ｖ５に基づくので、電源電圧Ｖｄｄの変動に依存しない。よって、バンドギャップ基準電圧回路の電源電圧変動除去比が良くなる。 （もっと読む）