基準電圧回路及びこの基準電圧回路を有する発振回路
【課題】一般的な製造可能であり、且つノイズを低減せさることが可能な基準電圧回路及びこの基準電圧回路を有する発振回路を提供することを目的とする
【解決手段】基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを抵抗Ｒ１１と抵抗Ｒ１２とから構成される分圧回路２１１で分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力基準電圧ＶＲＥＦを得る。
【解決手段】基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを抵抗Ｒ１１と抵抗Ｒ１２とから構成される分圧回路２１１で分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力基準電圧ＶＲＥＦを得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧から基準電圧を生成して出力する基準電圧回路及びこの基準電圧回路を有する発振回路に関する。
【背景技術】
【０００２】
従来の携帯機器等には、発振回路が内蔵されており、発振回路で生成される発振周波数を用いて通信を行う機器がある。発振回路は、例えば発振周波数を生成するための発振器やバッファ等の他に、これらの回路を動作させるための基準電圧を生成する基準電圧回路を有する。基準電圧回路は、発振回路に供給される電源電圧から所定の基準電圧を発生し、他の回路へ供給する。
【０００３】
図６は、従来の基準電圧回路の一例を示す図である。図６に示す基準電圧回路６０は、バイポーラトランジスタを用いた基準電圧回路である。基準電圧回路６０は、バイポーラトランジスタのバンドギャップ電圧ΔＶＢＥを増幅して基準電圧とするため、バンドギャップ電圧ΔＶＢＥから基準電圧までのゲインが高いことから、回路で発生するノイズも増幅され、基準電圧のノイズ特性を悪化させる。このため基準電圧回路６０は、出力端子の外部にノイズフィルタ等を設ける必要があった。
【０００４】
そこで特許文献１には、ノイズを低減させた基準電圧回路が開示されている。図７は、従来の基準電圧回路の別の例を示す図である。基準電圧回路７０では、基準電流をディプレッション型ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ１のゲート−ソース間電圧ＶＧＳが０Ｖの時の飽和電流で構成し、ｎチャンネル型ＭＯＳトランジスタＭ２の閾値電圧にて温度特性による変動の小さい基準電圧を構成している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３０２９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年のトランジスタの製造プロセスでは、特許文献１に開示された基準電圧回路７０で用いられるディプレッション型ＭＯＳトランジスタを製造するための特殊なプロセスが用意されている場合が少ない。よって特許文献１記載の基準電圧回路を製造する場合には、製造工程が煩雑であり、コストが高くなるという問題がある。
【０００７】
本発明は、上記問題を鑑みてこれを解決すべくなされたものであり、一般的なプロセスで製造可能であり、且つノイズを低減せさることが可能な基準電圧回路及びこの基準電圧回路を有する発振回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成すべく以下の如き構成を採用した。
【０００９】
本発明は、電源電圧（Ｖｃｃ）から所定の基準電圧（ＶＲＥＦ）を生成して出力する基準電圧回路（２００）であって、
前記電源電圧（Ｖｃｃ）から所定電圧（Ｖａ）を生成する基準電圧生成回路（２１０）と、
前記所定電圧（Ｖａ）を増幅して前記基準電圧（ＶＲＥＦ）とする増幅回路（２２０、２３０）と、を有し、
前記基準電圧生成回路（２１０）は、
第一のトランジスタ（Ｍ１１）と、第二のトランジスタ（Ｍ１２）と、前記基準電圧（ＶＲＥＦ）を分圧する分圧回路（２１１）と、を有し、
前記分圧回路（２１１）により分圧された前記基準電圧（ＶＲＥＦ）により前記第一のトランジスタ（Ｍ１１）を駆動させ、前記第二のトランジスタ（Ｍ１２）により前記所定電圧（Ｖａ）を生成する構成とした。
【００１０】
また本発明の基準電圧回路は、前記第一のトランジスタ（Ｍ１１）をオンさせるための起動回路（２４０）を有し、
前記起動回路（２４０）は、
一端が接地された第一の抵抗（Ｒ４２）と前記電源電圧（Ｖｃｃ）との間に接続された第三のトランジスタ（Ｍ４３）と、
前記電源電圧（Ｖｃｃ）と前記第一のトランジスタ（Ｍ１１）のゲートとの間に接続された第四のトランジスタ（Ｍ４４）と、により構成されるカレントミラー回路を含む構成とした。
【００１１】
また本発明の基準電圧回路において、前記増幅回路（２２０、２３０）は、
前記所定電圧（Ｖａ）と、前記基準電圧（ＶＲＥＦ）とに応じた電圧との差分を出力する差動増幅回路（２２０）と、
前記差動増幅回路（２２０）の出力差分に応じて前記所定電圧（Ｖａ）が前記基準電圧（ＶＲＥＦ）となるように制御する出力回路（２３０）と、を有する構成とした。
【００１２】
また本発明の基準電圧回路において、前記出力回路（２３０）は、
前記電源電圧（Ｖｃｃ）を分圧するための第二の抵抗（Ｒ３４）と第三の抵抗（Ｒ３５）とを有し、
前記第二の抵抗（Ｒ３４）と前記第三の抵抗（Ｒ３５）とにより分圧された前記電源電圧（Ｖｃｃ）に応じた電圧が、前記差動増幅回路（２２０）へ供給される構成とした。
【００１３】
また本発明の基準電圧回路において、前記分圧回路（２１１）は、第四の抵抗（Ｒ１１）と第五の抵抗（Ｒ１２）とが直列に接続されて構成されるものとした。
【００１４】
また本発明の基準電圧回路において、前記分圧回路（２１１Ａ）は、
前記基準電圧（Ｖｃｃ）が供給される第五のトランジスタ（Ｍ１３）と第六のトランジスタ（Ｍ１４）とから構成されるカレントミラー回路を有し、
前記第一のトランジスタ（Ｍ１１）は、前記第五のトランジスタ（Ｍ１３）のドレインに接続される第六のトランジスタ（Ｑ２１）のベースーエミッタ間電圧、又は第七のトランジスタ（Ｍ１６）のゲート−ソース間電圧により駆動される構成とした。
【００１５】
本発明は、電源電圧（Ｖｃｃ）から所定の基準電圧（ＶＲＥＦ）を生成して出力する基準電圧回路（２００）を有し、振動子を振動させて所定の発振周波数を出力する発振回路（１００）であって、
前記基準電圧回路（２００）は、
前記電源電圧（Ｖｃｃ）から所定電圧（Ｖａ）を生成する基準電圧生成回路（２１０）と、
前記所定電圧（Ｖａ）を増幅して前記基準電圧（ＶＲＥＦ）とする増幅回路（２２０、２３０）と、を有し、
前記基準電圧生成回路（２１０）は、
第一のトランジスタ（Ｍ１１）と、第二のトランジスタ（Ｍ１２）と、前記基準電圧（ＶＲＥＦ）を分圧する分圧回路（２１１）と、を有し、
前記分圧回路（２１１）により分圧された前記基準電圧（ＶＲＥＦ）により前記第一のトランジスタ（Ｍ１１）を駆動させ、前記第二のトランジスタ（Ｍ１２）により前記所定電圧（Ｖａ）を生成する構成とした。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、一般的なプロセスで製造可能であり、且つノイズを低減せさることができる。
【図面の簡単な説明】
【００１８】
【図１】第一の実施形態の発振回路１００を説明するための図である。
【図２】第一の実施形態の基準電圧回路２００を説明する図である。
【図３】第二の実施形態の基準電圧回路２００Ａを説明する図である。
【図４】第二の実施形態の基準電圧回路２００Ａの変形例を説明する図である。
【図５】第三の実施形態の基準電圧回路２００Ｃを説明する図である。
【図６】従来の基準電圧回路の一例を示す図である。
【図７】従来の基準電圧回路の別の例を示す図である。
【発明を実施するための形態】
【００１９】
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図１は、第一の実施形態の発振回路１００を説明するための図である。
【００２０】
本実施形態の発振回路１００は、温度センサ１１０、発振器１２０、バッファ１４０、基準電圧回路２００を有する。また発振回路１００は、端子Ｔｖ、端子ＸＴ１、端子ＸＴ２、端子Ｔｏｓｃ、端子Ｔｔｅｍを有する。端子Ｔｖは、発振回路１００に電源電圧Ｖｃｃを供給するための端子である。端子ＸＴ１、端子ＸＴ２は、水晶振動子を接続するための端子である。端子Ｔｏｓｃは、発振周波数が出力される端子である。端子Ｔｔｅｍは、温度センサ１１０の出力を発振回路１００の外部へ出力するための端子である。
【００２１】
本実施形態の発振回路１００は、温度センサ１１０を用いて発振回路１００の温度を検出する。検出された温度は端子Ｔｏｓｃから出力される発振周波数の補正に用いられる。発振周波数の補正は、発振回路１００の外部で行っても良いし内部で行っても良い。以下に説明する本実施形態では、発振周波数の補正を発振回路１００の外部で行うものとして説明する。尚、発振回路１００の内部で発振周波数の補正を行う場合には、温度補正手段が設けられていることが前提となる。
【００２２】
温度センサ１１０は、センサ部１１１、アンプ１１２、センター調整用電圧発生部１１３、抵抗Ｒ１０、抵抗Ｒ２０を有する。センサ部１１１は、発振回路１００内の温度に対応した電圧を出力する。アンプ１１２は、センサ部１１１から出力された電圧信号を増幅する。センター調整用電圧発生部１１３は、アンプ１１２から出力される電圧信号のセンターを調整するための電圧を発生させる。
【００２３】
発振器１２０は、端子ＸＴ１と端子ＸＴ２とにより図示しない水晶振動子と接続されている。発振器１２０から出力される周波数は、バッファ１４０を介して端子Ｔｏｓｃから出力される。
【００２４】
本実施形態の発振回路１００において、基準電圧回路２００は、端子Ｔｖから供給される電源電圧Ｖｃｃから所定の出力基準電圧ＶＲＥＦを生成して出力する。出力基準電圧ＶＲＥＦとは、例えば１．６Ｖである。尚図示していないが、基準電圧回路２００で生成された出力基準電圧ＶＲＥＦは、発振回路１００の有する各回路へ供給される。
【００２５】
以下に本実施形態の基準電圧回路２００の詳細を説明する。図２は、第一の実施形態の基準電圧回路２００を説明する図である。
【００２６】
本実施形態の基準電圧回路２００は、基準電圧生成回路２１０、差動増幅回路２２０、出力回路２３０、起動回路２４０を有する。
【００２７】
本実施形態の基準電圧生成回路２１０は、トランジスタＭ１１、Ｍ１２、抵抗Ｒ１１、Ｒ１２で構成される分圧回路２１１を有する。
【００２８】
トランジスタＭ１１、Ｍ１２は、ｎチャンネル型ＭＯＳトランジスタである。また本実施形態のトランジスタＭ１１は、基準電圧回路２００を構成する他のトランジスタよりも閾値電圧が低い低閾値のトランジスタを用いることが好ましい。尚低閾値のトランジスタは、チャネルドープ量を調整する事で達成される事が多く特殊なマスク追加を必要としない場合が多い。
【００２９】
トランジスタＭ１１のドレインには電源電圧Ｖｃｃが印加される。トランジスタＭ１１のソースはトランジスタＭ１２のドレインと接続されている。トランジスタＭ１２のソースは接地されている。
【００３０】
抵抗Ｒ１１の一端は抵抗Ｒ１２の一端と接続されおり、分圧回路２１１を構成している。抵抗Ｒ１１の他端は、基準電圧回路２００の出力端子と接続されている。抵抗Ｒ１２の他端は、トランジスタＭ１２のゲートと接続されている。以下の説明では、トランジスタＭ１２のゲートと抵抗Ｒ１２との接続点を点Ａと呼ぶ。トランジスタＭ１１のゲートは、抵抗Ｒ１１と抵抗Ｒ１２との接続点に接続されている。
【００３１】
本実施形態の基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを分圧回路２１１により分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力電圧を得る。
【００３２】
本実施形態の差動増幅回路２２０は、基準電圧生成回路２１０で生成された基準電圧（点Ａの電圧）Ｖａを増幅する回路で、バイポーラ型のトランジスタＱ１１〜Ｑ１３、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ２１、Ｍ２２及びｎチャンネル型ＭＯＳトランジスタであるトランジスタＭ２３、Ｍ２４から構成される。
【００３３】
トランジスタＱ１１〜Ｑ１３はＮＰＮトランジスタである。トランジスタＱ１１は、ベースに基準電圧生成回路２１０で生成された基準電圧Ｖａが印加されており、コレクタから基準電圧Ｖａに応じた電流を引き込む。トランジスタＱ１２は、ベースに出力基準電圧ＶＲＥＦに応じた電圧が印加されており、コレクタから出力基準電圧ＶＲＥＦに応じた電流を引き込む。トランジスタＱ１１、Ｑ１２のエミッタは、トランジスタＭ１３のドレインに共通に接続されている。このためトランジスタＱ１１のエミッタ電流とトランジスタＱ１２のエミッタ電流との和は常に一定とされている。
【００３４】
また、トランジスタＭ２１、Ｍ２２はカレントミラー回路を構成しており、トランジスタＭ２２に流れる電流に応じた電流がトランジスタＭ２１のドレインから出力される。
【００３５】
トランジスタＱ１３のベースは、トランジスタＱ１１のコレクタとトランジスタＭ２１のドレインとの接続点に接続されている。トランジスタＱ１３はトランジスタＭ２１のドレイン電位に応じた電流をエミッタから出力する。トランジスタＱ１３のエミッタからは、トランジスタＭ２４から電流が引き込まれている。
【００３６】
尚トランジスタＭ２３、Ｍ２４は、エンハンスメント型ＮＭＯＳトランジスタから構成され、差動増幅回路２２０の電流源として用いられており、基準電圧生成回路２１０で生成された基準電圧に応じた電流を差動増幅回路２２０から引き込む。
【００３７】
トランジスタＱ１３のエミッタとトランジスタＭ２４のドレインとの接続点の電位が出力回路２３０に供給される。以下に出力回路２３０について説明する。
【００３８】
出力回路２３０は、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ２５、Ｍ２６、抵抗Ｒ３１〜Ｒ３４により構成されている。
【００３９】
トランジスタＭ２５は、ゲートが差動増幅回路２２０の出力となるトランジスタＱ１３のエミッタに接続されている。トランジスタＭ２５はソースフォロワ接続であるため、差動増幅回路２２０の出力をソース側に伝えるバッファとして働く。
【００４０】
トランジスタＭ２５のソースには、抵抗Ｒ３１を介して電源電圧Ｖｃｃが印加されている。トランジスタＭ２５のソースと抵抗Ｒ３１との接続点には、トランジスタＭ２６のゲートが接続されている。
【００４１】
トランジスタＭ２６は、トランジスタＭ２５のソースと抵抗Ｒ３１との接続点の電位が低下すると、ソース−ドレイン間電流を増加させ、トランジスタＭ２５のソースと抵抗Ｒ３１との接続点の電位が上昇すると、ソース−ドレイン間電流を低減させる。トランジスタＭ２６のドレインは抵抗Ｒ３２、Ｒ３３、Ｒ３４からなる直列回路を介して接地されており、トランジスＭ２６のドレインと抵抗Ｒ３２との接続点から出力基準電圧ＶＲＥＦが出力される。
【００４２】
また、抵抗Ｒ３２と抵抗Ｒ３３との接続点には、出力基準電圧ＶＲＥＦに応じた電圧が発生する。抵抗Ｒ３２ソース−ドレイン間と抵抗Ｒ３３との接続点は、差動増幅回路２２０のトランジスタＱ１２のベースに接続されている。尚本実施形態では、例えば出力回路２３０の抵抗Ｒ３２〜Ｒ３４の何れかをトリミングすることによりトランジスタＭ１１、Ｍ１２のばらつきを調整できる。
【００４３】
次に起動回路２４０について説明する。
【００４４】
本実施形態の基準電圧回路２００において、基準電圧生成回路２１０は、出力基準電圧ＶＲＥＦを用いて基準電圧Ｖａを生成する。よって本実施形態の基準電圧回路２００では、起動初期はトランジスタＭ１１がオフされている。このため本実施形態では、起動初期にトランジスタＭ１１をオンさせるための起動回路が必要となる。本実施形態の起動回路２４０は、起動初期にトランジスタＭ１１をオンさせるための回路である。
【００４５】
起動回路２４０は、ｎチャンネル型ＭＯＳトランジスタであるトランジスタＭ４１、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ４２〜Ｍ４４、抵抗Ｒ４１、Ｒ４２により構成されている。
【００４６】
トランジスタＭ４１は、抵抗Ｒ４１を介してドレインに電源電圧Ｖｃｃが印加されており、ソースが接地されている。トランジスタＭ４１のゲートは、トランジスタＭ１１のソースとトランジスタＭ１２のドレインとの接続点に接続されている。トランジスタＭ４１のドレインと抵抗Ｒ４１との接続点には、トランジスタＭ４２のゲートが接続されている。
【００４７】
トランジスタＭ４２〜Ｍ４４のソースには電源電圧Ｖｃｃが印加されている。トランスタＭ４２のドレインとトランジスタＭ４３のドレインとは、共通接続されて、トランジスタＭ４３のゲートに接続されている。またトランジスタＭ４３のドレインは、抵抗Ｒ４２を介して接地されている。トランジスタＭ４４のドレインは、トランジスタＭ１１のゲートに接続されている。
【００４８】
以下に本実施形態の起動回路２４０の動作について説明する。
【００４９】
電源電圧Ｖｃｃが基準電圧回路２００に供給されると、トランジスタＭ４３のソースに電源電圧Ｖｃｃが印加され、トランジスタＭ４３のソース−ドレイン間に電流が流れる。トランジスタＭ４３とトランジスタＭ４４とはカレントミラー回路を構成しているため、トランジスタＭ４４のソース−ドレイン間にも電流が流れる。
【００５０】
トランジスタＭ４４のソース−ドレイン間に電流が流れると、トランジスタＭ１１のゲート電圧が持ち上がり、トランジスタＭ１１のソース電流を発生させる。トランジスタＭ１１に発生したソース電流は、トランジスタＭ１２に流れる。トランジスタＭ１２とトランジスタＭ２３とはカレントミラー回路を構成しているため、トランジスタＭ１２に流れる電流は、トランジスタＭ２３に電流を発生させる。
【００５１】
同様にトランジスタＭ１２とトランジスタＭ４１とがカレントミラー回路を形成するため、トランジスタＭ４１を介してトランジスタＭ４２がオンとなる。トランジスタＭ４２がオンになると、トランジスタＭ４３のソース−ゲート間電圧が低下するため、トランジスタＭ４４がオフとなり、トランジスタＭ１１のゲートへの起動電流が遮断される。
【００５２】
トランジスタＭ２３のソース電流が発生すると、差増幅回路２２０及び出力回路２３０が動作し、出力基準電圧ＶＲＥＦは上昇している。よって抵抗Ｒ１２による電圧降下が発生し、トランジスタＭ１１を所定の飽和電流で動作させることができる。
【００５３】
トランジスタＭ１１を流れる電流が飽和電流に達すると、トランジスタＭ１２の閾値
電圧により、トランジスタＱ１１がバイアスされる。トランジスタＭ１２の閾値はトランジスタチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌを調整し、電流密度を変える事で調整できる。しかしＳｉ半導体の場合、閾値電圧がおよそ１．２Ｖの点で、温度特性をほとんど持たない点が存在する事が知られている。従って、トランジスタＭ１２のＷ／Ｌ調整により、トランジスタＱ１１のバイアスを温特変動がほとんど無い基準電圧Ｖａに設定できる。
【００５４】
この場合、ＭＯＳトランジスタの閾値電圧を直接基準電圧として用いるため、従来のバンドギャップ回路のようにΔＶＢＥからの増幅段を持つ必要が無い事から、低ノイズ化ができる。
【００５５】
基準電圧Ｖａは、差動増幅回路２２０で所望の電圧に増幅され、出力回路２３０により出力基準電圧ＶＲＥＦとして出力される。
【００５６】
以上に説明したように、本実施形態では、特殊な製造工程を要するディプレッション型のトランジスタを用いずに、また通常のプロセスで製造可能なトランジスタを用いてノイズを低減せさることができる。また本実施形態では、トランジスタＭ１２のゲート−ソース間電圧ＶＧＳ１２を用いて出力基準電圧ＶＲＥＦを生成するため、従来のバンドギャップ型の基準電圧回路よりも出力基準電圧ＶＲＥＦのノイズを低減することができる。
【００５７】
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、基準電圧生成回路の有する分圧回路の構成が第一の実施形態と相違する。よって以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００５８】
図３は、第二の実施形態の基準電圧回路２００Ａを説明する図である。本実施形態の基準電圧生成回路２１０Ａは、分圧回路２１１Ａを有する。分圧回路２１１Ａは、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ１３、Ｍ１４、ｎチャンネル型ＭＯＳトランジスタであるトランジスタＭ１５、バイポーラ型のトランジスタＱ２１から構成されている。
【００５９】
トランジスタＭ１３とトランジスタＭ１４とはカレントミラー回路を構成している。トランジスタＭ１３のソースとトランジスタＭ１４のソースは、出力端子と接続されており、出力基準電圧ＶＲＥＦが印加される。トランジスタＭ１３のゲートとトランジスタＭ１４のゲートとは接続されており、トランジスタＭ１４のドレインと接続されている。トランジスタＭ１３のドレインは、トランジスタＱ２１のエミッタと接続されている。またトランジスタＭ１３のドレインは、トランジスタＭ１１のゲートに接続されている。トランジスタＱ２１のコレクタは接地されている。トランジスタＱ２１のベースは、トランジスタＭ１１のソースとトランジスタＭ１２のドレインとの接続点と接続されている。
【００６０】
トランジスタＭ１５のドレインは、トランジスタＭ１４のドレインと接続されており、トランジスタＭ１５のソースは接地されている。トランジスタＭ１５のゲートは、トランジスタＭ４１のゲートと接続されている。
【００６１】
本実施形態では、出力基準電圧ＶＲＥＦがトランジスタＭ１３とトランジスタＭ１４のソースに印加されると、トランジスタＭ１４を流れる電流とトランジスタＭ１３を流れる電流とが発生する。本実施形態では、トランジスタＭ１３に発生する電流は、安定した出力基準電圧ＶＲＥＦを用いて発生する電流である。
【００６２】
この安定した電流は、トランジスタＱ２１のコレクタ電流として供給され、トランジスタＱ２１のベース−エミッタ間電圧により、トランジスタＭ１１がバイアスされる。
【００６３】
また本実施形態の基準電圧回路２００の起動初期には、トランジスタＭ４４に発生した電流がトランジスタＱ２１に電流を発生させる。トランジスタＱ２１に電流が発生すると、トランジスタＭ１１のゲート電圧が持ち上がり、トランジスタＭ１１のソース電流を発生させる。トランジスタＭ１１のソース電流が発生した後は第一の実施形態と同様である。
【００６４】
以上に説明したように、本実施形態では、特殊な製造工程を要するディプレッション型のトランジスタを用いずに第一の実施形態と同様の効果を奏することができる。
【００６５】
尚本実施形態は、図４に示す変形例に適用することができる。図４は、第二の実施形態の基準電圧回路２００Ａの変形例を説明する図である。
【００６６】
本実施形態の基準電圧回路２００Ａの変形例である基準電圧回路２００Ｂでは、基準電圧生成回路２１０Ｂの有する分圧回路２１１Ｂにおいて、バイポーラ型トランジスタであるトランジスタＱ２１をｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ１６へ置き換えたものである。基準電圧回路２００Ｂでは、第二の実施形態と同様の効果を奏することができる。
【００６７】
（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態は、電源電圧Ｖｃｃの変動を補正するための回路を追加した点が第一の実施形態と相違する。よって以下の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００６８】
図５は、第三の実施形態の基準電圧回路２００Ｃを説明する図である。本実施形態の基準電圧回路２００Ｃでは、出力回路２３０Ａの抵抗Ｒ３４の両端の電圧に、電源電圧Ｖｃｃの変動に依存した傾斜を持たせるために、抵抗Ｒ３４と電源電圧Ｖｃｃとの間に抵抗Ｒ３５を設けた。
【００６９】
本実施形態の基準電圧回路２００Ｃは、トランジスタＭ１１の飽和電流により、トランジスタＭ１２の閾値電圧を制御することで、温度変動に対しほぼ一定の出力基準電圧ＶＲＥＦを生成することができる。しかしトランジスタＭ１１の飽和電流には、チャネル長変調効果が存在する。そのため電源電圧Ｖｃｃが変動すると、出力基準電圧ＶＲＥＦが電源電圧Ｖｃｃに影響する虞がある。本実施形態では、抵抗Ｒ３５を設け、電源電圧Ｖｃｃを抵抗Ｒ３４と抵抗Ｒ３５により分圧する。そして分圧された電圧に対応した電圧をトランジスタＱ１２のベースへ供給することで、電源電圧Ｖｃｃの変動の影響を補正する。
【００７０】
本実施形態のトランジスタＱ１１のベースに印加される電圧（点Ａの電圧）は、チャネル長変調効果の影響がある電圧である。よって点Ａの電圧は、電源電圧Ｖｃｃに比例した傾斜を有する。この結果、トランジスタＱ１２のベースに印加される電圧も、イマジナリーショートにて電源電圧Ｖｃｃと比例した傾斜となる。
【００７１】
ここで本実施形態では、抵抗Ｒ３４と電源電圧Ｖｃｃとの間に抵抗Ｒ３５を設けることで、抵抗Ｒ３４による電圧降下に電源電圧Ｖｃｃの変動に対して正の傾斜を持たせ、抵抗Ｒ３３による電圧降下に電源電圧Ｖｃｃの変動に対して負の傾斜を持たせている。よって本実施形態では、最終的な出力基準電圧ＶＲＥＦを補正することが可能となり、出力基準電圧ＶＲＥＦを電源電圧Ｖｃｃの変動に影響されない安定した電圧として出力することができる。
【００７２】
出力基準電圧ＶＲＥＦの補正に用いられる電圧は、抵抗Ｒ３５と抵抗Ｒ３４との抵抗比により調整することができ、設定が容易である。更に特殊なプロセスの追加等も不要である。また抵抗Ｒ３５と抵抗Ｒ３４との接続点は、温度特性を持たない。よって本実施形態において抵抗Ｒ３５を追加したことによる他の回路の温度特性への影響は無視することができる。よって本実施形態では、電源電圧Ｖｃｃの変動についてのみ補正することができる。
【００７３】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【産業上の利用可能性】
【００７４】
本発明は、電源電圧から基準電圧を生成して出力する基準電圧回路及びこの基準電圧回路を有する発振回路に利用可能である。
【符号の説明】
【００７５】
１００ 発振回路
１１０ 温度センサ
１２０ 発振器
１４０ バッファ
２００、２００Ａ、２００Ｂ、２００Ｃ 基準電圧回路
２１０、２１０Ａ、２１０Ｂ 基準電圧生成回路
２１１、２１１Ａ、２１１Ｂ 分圧回路
２２０ 差動増幅回路
２３０、２３０Ａ 出力回路
２４０ 起動回路
【技術分野】
【０００１】
本発明は、電源電圧から基準電圧を生成して出力する基準電圧回路及びこの基準電圧回路を有する発振回路に関する。
【背景技術】
【０００２】
従来の携帯機器等には、発振回路が内蔵されており、発振回路で生成される発振周波数を用いて通信を行う機器がある。発振回路は、例えば発振周波数を生成するための発振器やバッファ等の他に、これらの回路を動作させるための基準電圧を生成する基準電圧回路を有する。基準電圧回路は、発振回路に供給される電源電圧から所定の基準電圧を発生し、他の回路へ供給する。
【０００３】
図６は、従来の基準電圧回路の一例を示す図である。図６に示す基準電圧回路６０は、バイポーラトランジスタを用いた基準電圧回路である。基準電圧回路６０は、バイポーラトランジスタのバンドギャップ電圧ΔＶＢＥを増幅して基準電圧とするため、バンドギャップ電圧ΔＶＢＥから基準電圧までのゲインが高いことから、回路で発生するノイズも増幅され、基準電圧のノイズ特性を悪化させる。このため基準電圧回路６０は、出力端子の外部にノイズフィルタ等を設ける必要があった。
【０００４】
そこで特許文献１には、ノイズを低減させた基準電圧回路が開示されている。図７は、従来の基準電圧回路の別の例を示す図である。基準電圧回路７０では、基準電流をディプレッション型ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ１のゲート−ソース間電圧ＶＧＳが０Ｖの時の飽和電流で構成し、ｎチャンネル型ＭＯＳトランジスタＭ２の閾値電圧にて温度特性による変動の小さい基準電圧を構成している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３０２９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年のトランジスタの製造プロセスでは、特許文献１に開示された基準電圧回路７０で用いられるディプレッション型ＭＯＳトランジスタを製造するための特殊なプロセスが用意されている場合が少ない。よって特許文献１記載の基準電圧回路を製造する場合には、製造工程が煩雑であり、コストが高くなるという問題がある。
【０００７】
本発明は、上記問題を鑑みてこれを解決すべくなされたものであり、一般的なプロセスで製造可能であり、且つノイズを低減せさることが可能な基準電圧回路及びこの基準電圧回路を有する発振回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成すべく以下の如き構成を採用した。
【０００９】
本発明は、電源電圧（Ｖｃｃ）から所定の基準電圧（ＶＲＥＦ）を生成して出力する基準電圧回路（２００）であって、
前記電源電圧（Ｖｃｃ）から所定電圧（Ｖａ）を生成する基準電圧生成回路（２１０）と、
前記所定電圧（Ｖａ）を増幅して前記基準電圧（ＶＲＥＦ）とする増幅回路（２２０、２３０）と、を有し、
前記基準電圧生成回路（２１０）は、
第一のトランジスタ（Ｍ１１）と、第二のトランジスタ（Ｍ１２）と、前記基準電圧（ＶＲＥＦ）を分圧する分圧回路（２１１）と、を有し、
前記分圧回路（２１１）により分圧された前記基準電圧（ＶＲＥＦ）により前記第一のトランジスタ（Ｍ１１）を駆動させ、前記第二のトランジスタ（Ｍ１２）により前記所定電圧（Ｖａ）を生成する構成とした。
【００１０】
また本発明の基準電圧回路は、前記第一のトランジスタ（Ｍ１１）をオンさせるための起動回路（２４０）を有し、
前記起動回路（２４０）は、
一端が接地された第一の抵抗（Ｒ４２）と前記電源電圧（Ｖｃｃ）との間に接続された第三のトランジスタ（Ｍ４３）と、
前記電源電圧（Ｖｃｃ）と前記第一のトランジスタ（Ｍ１１）のゲートとの間に接続された第四のトランジスタ（Ｍ４４）と、により構成されるカレントミラー回路を含む構成とした。
【００１１】
また本発明の基準電圧回路において、前記増幅回路（２２０、２３０）は、
前記所定電圧（Ｖａ）と、前記基準電圧（ＶＲＥＦ）とに応じた電圧との差分を出力する差動増幅回路（２２０）と、
前記差動増幅回路（２２０）の出力差分に応じて前記所定電圧（Ｖａ）が前記基準電圧（ＶＲＥＦ）となるように制御する出力回路（２３０）と、を有する構成とした。
【００１２】
また本発明の基準電圧回路において、前記出力回路（２３０）は、
前記電源電圧（Ｖｃｃ）を分圧するための第二の抵抗（Ｒ３４）と第三の抵抗（Ｒ３５）とを有し、
前記第二の抵抗（Ｒ３４）と前記第三の抵抗（Ｒ３５）とにより分圧された前記電源電圧（Ｖｃｃ）に応じた電圧が、前記差動増幅回路（２２０）へ供給される構成とした。
【００１３】
また本発明の基準電圧回路において、前記分圧回路（２１１）は、第四の抵抗（Ｒ１１）と第五の抵抗（Ｒ１２）とが直列に接続されて構成されるものとした。
【００１４】
また本発明の基準電圧回路において、前記分圧回路（２１１Ａ）は、
前記基準電圧（Ｖｃｃ）が供給される第五のトランジスタ（Ｍ１３）と第六のトランジスタ（Ｍ１４）とから構成されるカレントミラー回路を有し、
前記第一のトランジスタ（Ｍ１１）は、前記第五のトランジスタ（Ｍ１３）のドレインに接続される第六のトランジスタ（Ｑ２１）のベースーエミッタ間電圧、又は第七のトランジスタ（Ｍ１６）のゲート−ソース間電圧により駆動される構成とした。
【００１５】
本発明は、電源電圧（Ｖｃｃ）から所定の基準電圧（ＶＲＥＦ）を生成して出力する基準電圧回路（２００）を有し、振動子を振動させて所定の発振周波数を出力する発振回路（１００）であって、
前記基準電圧回路（２００）は、
前記電源電圧（Ｖｃｃ）から所定電圧（Ｖａ）を生成する基準電圧生成回路（２１０）と、
前記所定電圧（Ｖａ）を増幅して前記基準電圧（ＶＲＥＦ）とする増幅回路（２２０、２３０）と、を有し、
前記基準電圧生成回路（２１０）は、
第一のトランジスタ（Ｍ１１）と、第二のトランジスタ（Ｍ１２）と、前記基準電圧（ＶＲＥＦ）を分圧する分圧回路（２１１）と、を有し、
前記分圧回路（２１１）により分圧された前記基準電圧（ＶＲＥＦ）により前記第一のトランジスタ（Ｍ１１）を駆動させ、前記第二のトランジスタ（Ｍ１２）により前記所定電圧（Ｖａ）を生成する構成とした。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、一般的なプロセスで製造可能であり、且つノイズを低減せさることができる。
【図面の簡単な説明】
【００１８】
【図１】第一の実施形態の発振回路１００を説明するための図である。
【図２】第一の実施形態の基準電圧回路２００を説明する図である。
【図３】第二の実施形態の基準電圧回路２００Ａを説明する図である。
【図４】第二の実施形態の基準電圧回路２００Ａの変形例を説明する図である。
【図５】第三の実施形態の基準電圧回路２００Ｃを説明する図である。
【図６】従来の基準電圧回路の一例を示す図である。
【図７】従来の基準電圧回路の別の例を示す図である。
【発明を実施するための形態】
【００１９】
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図１は、第一の実施形態の発振回路１００を説明するための図である。
【００２０】
本実施形態の発振回路１００は、温度センサ１１０、発振器１２０、バッファ１４０、基準電圧回路２００を有する。また発振回路１００は、端子Ｔｖ、端子ＸＴ１、端子ＸＴ２、端子Ｔｏｓｃ、端子Ｔｔｅｍを有する。端子Ｔｖは、発振回路１００に電源電圧Ｖｃｃを供給するための端子である。端子ＸＴ１、端子ＸＴ２は、水晶振動子を接続するための端子である。端子Ｔｏｓｃは、発振周波数が出力される端子である。端子Ｔｔｅｍは、温度センサ１１０の出力を発振回路１００の外部へ出力するための端子である。
【００２１】
本実施形態の発振回路１００は、温度センサ１１０を用いて発振回路１００の温度を検出する。検出された温度は端子Ｔｏｓｃから出力される発振周波数の補正に用いられる。発振周波数の補正は、発振回路１００の外部で行っても良いし内部で行っても良い。以下に説明する本実施形態では、発振周波数の補正を発振回路１００の外部で行うものとして説明する。尚、発振回路１００の内部で発振周波数の補正を行う場合には、温度補正手段が設けられていることが前提となる。
【００２２】
温度センサ１１０は、センサ部１１１、アンプ１１２、センター調整用電圧発生部１１３、抵抗Ｒ１０、抵抗Ｒ２０を有する。センサ部１１１は、発振回路１００内の温度に対応した電圧を出力する。アンプ１１２は、センサ部１１１から出力された電圧信号を増幅する。センター調整用電圧発生部１１３は、アンプ１１２から出力される電圧信号のセンターを調整するための電圧を発生させる。
【００２３】
発振器１２０は、端子ＸＴ１と端子ＸＴ２とにより図示しない水晶振動子と接続されている。発振器１２０から出力される周波数は、バッファ１４０を介して端子Ｔｏｓｃから出力される。
【００２４】
本実施形態の発振回路１００において、基準電圧回路２００は、端子Ｔｖから供給される電源電圧Ｖｃｃから所定の出力基準電圧ＶＲＥＦを生成して出力する。出力基準電圧ＶＲＥＦとは、例えば１．６Ｖである。尚図示していないが、基準電圧回路２００で生成された出力基準電圧ＶＲＥＦは、発振回路１００の有する各回路へ供給される。
【００２５】
以下に本実施形態の基準電圧回路２００の詳細を説明する。図２は、第一の実施形態の基準電圧回路２００を説明する図である。
【００２６】
本実施形態の基準電圧回路２００は、基準電圧生成回路２１０、差動増幅回路２２０、出力回路２３０、起動回路２４０を有する。
【００２７】
本実施形態の基準電圧生成回路２１０は、トランジスタＭ１１、Ｍ１２、抵抗Ｒ１１、Ｒ１２で構成される分圧回路２１１を有する。
【００２８】
トランジスタＭ１１、Ｍ１２は、ｎチャンネル型ＭＯＳトランジスタである。また本実施形態のトランジスタＭ１１は、基準電圧回路２００を構成する他のトランジスタよりも閾値電圧が低い低閾値のトランジスタを用いることが好ましい。尚低閾値のトランジスタは、チャネルドープ量を調整する事で達成される事が多く特殊なマスク追加を必要としない場合が多い。
【００２９】
トランジスタＭ１１のドレインには電源電圧Ｖｃｃが印加される。トランジスタＭ１１のソースはトランジスタＭ１２のドレインと接続されている。トランジスタＭ１２のソースは接地されている。
【００３０】
抵抗Ｒ１１の一端は抵抗Ｒ１２の一端と接続されおり、分圧回路２１１を構成している。抵抗Ｒ１１の他端は、基準電圧回路２００の出力端子と接続されている。抵抗Ｒ１２の他端は、トランジスタＭ１２のゲートと接続されている。以下の説明では、トランジスタＭ１２のゲートと抵抗Ｒ１２との接続点を点Ａと呼ぶ。トランジスタＭ１１のゲートは、抵抗Ｒ１１と抵抗Ｒ１２との接続点に接続されている。
【００３１】
本実施形態の基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを分圧回路２１１により分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力電圧を得る。
【００３２】
本実施形態の差動増幅回路２２０は、基準電圧生成回路２１０で生成された基準電圧（点Ａの電圧）Ｖａを増幅する回路で、バイポーラ型のトランジスタＱ１１〜Ｑ１３、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ２１、Ｍ２２及びｎチャンネル型ＭＯＳトランジスタであるトランジスタＭ２３、Ｍ２４から構成される。
【００３３】
トランジスタＱ１１〜Ｑ１３はＮＰＮトランジスタである。トランジスタＱ１１は、ベースに基準電圧生成回路２１０で生成された基準電圧Ｖａが印加されており、コレクタから基準電圧Ｖａに応じた電流を引き込む。トランジスタＱ１２は、ベースに出力基準電圧ＶＲＥＦに応じた電圧が印加されており、コレクタから出力基準電圧ＶＲＥＦに応じた電流を引き込む。トランジスタＱ１１、Ｑ１２のエミッタは、トランジスタＭ１３のドレインに共通に接続されている。このためトランジスタＱ１１のエミッタ電流とトランジスタＱ１２のエミッタ電流との和は常に一定とされている。
【００３４】
また、トランジスタＭ２１、Ｍ２２はカレントミラー回路を構成しており、トランジスタＭ２２に流れる電流に応じた電流がトランジスタＭ２１のドレインから出力される。
【００３５】
トランジスタＱ１３のベースは、トランジスタＱ１１のコレクタとトランジスタＭ２１のドレインとの接続点に接続されている。トランジスタＱ１３はトランジスタＭ２１のドレイン電位に応じた電流をエミッタから出力する。トランジスタＱ１３のエミッタからは、トランジスタＭ２４から電流が引き込まれている。
【００３６】
尚トランジスタＭ２３、Ｍ２４は、エンハンスメント型ＮＭＯＳトランジスタから構成され、差動増幅回路２２０の電流源として用いられており、基準電圧生成回路２１０で生成された基準電圧に応じた電流を差動増幅回路２２０から引き込む。
【００３７】
トランジスタＱ１３のエミッタとトランジスタＭ２４のドレインとの接続点の電位が出力回路２３０に供給される。以下に出力回路２３０について説明する。
【００３８】
出力回路２３０は、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ２５、Ｍ２６、抵抗Ｒ３１〜Ｒ３４により構成されている。
【００３９】
トランジスタＭ２５は、ゲートが差動増幅回路２２０の出力となるトランジスタＱ１３のエミッタに接続されている。トランジスタＭ２５はソースフォロワ接続であるため、差動増幅回路２２０の出力をソース側に伝えるバッファとして働く。
【００４０】
トランジスタＭ２５のソースには、抵抗Ｒ３１を介して電源電圧Ｖｃｃが印加されている。トランジスタＭ２５のソースと抵抗Ｒ３１との接続点には、トランジスタＭ２６のゲートが接続されている。
【００４１】
トランジスタＭ２６は、トランジスタＭ２５のソースと抵抗Ｒ３１との接続点の電位が低下すると、ソース−ドレイン間電流を増加させ、トランジスタＭ２５のソースと抵抗Ｒ３１との接続点の電位が上昇すると、ソース−ドレイン間電流を低減させる。トランジスタＭ２６のドレインは抵抗Ｒ３２、Ｒ３３、Ｒ３４からなる直列回路を介して接地されており、トランジスＭ２６のドレインと抵抗Ｒ３２との接続点から出力基準電圧ＶＲＥＦが出力される。
【００４２】
また、抵抗Ｒ３２と抵抗Ｒ３３との接続点には、出力基準電圧ＶＲＥＦに応じた電圧が発生する。抵抗Ｒ３２ソース−ドレイン間と抵抗Ｒ３３との接続点は、差動増幅回路２２０のトランジスタＱ１２のベースに接続されている。尚本実施形態では、例えば出力回路２３０の抵抗Ｒ３２〜Ｒ３４の何れかをトリミングすることによりトランジスタＭ１１、Ｍ１２のばらつきを調整できる。
【００４３】
次に起動回路２４０について説明する。
【００４４】
本実施形態の基準電圧回路２００において、基準電圧生成回路２１０は、出力基準電圧ＶＲＥＦを用いて基準電圧Ｖａを生成する。よって本実施形態の基準電圧回路２００では、起動初期はトランジスタＭ１１がオフされている。このため本実施形態では、起動初期にトランジスタＭ１１をオンさせるための起動回路が必要となる。本実施形態の起動回路２４０は、起動初期にトランジスタＭ１１をオンさせるための回路である。
【００４５】
起動回路２４０は、ｎチャンネル型ＭＯＳトランジスタであるトランジスタＭ４１、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ４２〜Ｍ４４、抵抗Ｒ４１、Ｒ４２により構成されている。
【００４６】
トランジスタＭ４１は、抵抗Ｒ４１を介してドレインに電源電圧Ｖｃｃが印加されており、ソースが接地されている。トランジスタＭ４１のゲートは、トランジスタＭ１１のソースとトランジスタＭ１２のドレインとの接続点に接続されている。トランジスタＭ４１のドレインと抵抗Ｒ４１との接続点には、トランジスタＭ４２のゲートが接続されている。
【００４７】
トランジスタＭ４２〜Ｍ４４のソースには電源電圧Ｖｃｃが印加されている。トランスタＭ４２のドレインとトランジスタＭ４３のドレインとは、共通接続されて、トランジスタＭ４３のゲートに接続されている。またトランジスタＭ４３のドレインは、抵抗Ｒ４２を介して接地されている。トランジスタＭ４４のドレインは、トランジスタＭ１１のゲートに接続されている。
【００４８】
以下に本実施形態の起動回路２４０の動作について説明する。
【００４９】
電源電圧Ｖｃｃが基準電圧回路２００に供給されると、トランジスタＭ４３のソースに電源電圧Ｖｃｃが印加され、トランジスタＭ４３のソース−ドレイン間に電流が流れる。トランジスタＭ４３とトランジスタＭ４４とはカレントミラー回路を構成しているため、トランジスタＭ４４のソース−ドレイン間にも電流が流れる。
【００５０】
トランジスタＭ４４のソース−ドレイン間に電流が流れると、トランジスタＭ１１のゲート電圧が持ち上がり、トランジスタＭ１１のソース電流を発生させる。トランジスタＭ１１に発生したソース電流は、トランジスタＭ１２に流れる。トランジスタＭ１２とトランジスタＭ２３とはカレントミラー回路を構成しているため、トランジスタＭ１２に流れる電流は、トランジスタＭ２３に電流を発生させる。
【００５１】
同様にトランジスタＭ１２とトランジスタＭ４１とがカレントミラー回路を形成するため、トランジスタＭ４１を介してトランジスタＭ４２がオンとなる。トランジスタＭ４２がオンになると、トランジスタＭ４３のソース−ゲート間電圧が低下するため、トランジスタＭ４４がオフとなり、トランジスタＭ１１のゲートへの起動電流が遮断される。
【００５２】
トランジスタＭ２３のソース電流が発生すると、差増幅回路２２０及び出力回路２３０が動作し、出力基準電圧ＶＲＥＦは上昇している。よって抵抗Ｒ１２による電圧降下が発生し、トランジスタＭ１１を所定の飽和電流で動作させることができる。
【００５３】
トランジスタＭ１１を流れる電流が飽和電流に達すると、トランジスタＭ１２の閾値
電圧により、トランジスタＱ１１がバイアスされる。トランジスタＭ１２の閾値はトランジスタチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌを調整し、電流密度を変える事で調整できる。しかしＳｉ半導体の場合、閾値電圧がおよそ１．２Ｖの点で、温度特性をほとんど持たない点が存在する事が知られている。従って、トランジスタＭ１２のＷ／Ｌ調整により、トランジスタＱ１１のバイアスを温特変動がほとんど無い基準電圧Ｖａに設定できる。
【００５４】
この場合、ＭＯＳトランジスタの閾値電圧を直接基準電圧として用いるため、従来のバンドギャップ回路のようにΔＶＢＥからの増幅段を持つ必要が無い事から、低ノイズ化ができる。
【００５５】
基準電圧Ｖａは、差動増幅回路２２０で所望の電圧に増幅され、出力回路２３０により出力基準電圧ＶＲＥＦとして出力される。
【００５６】
以上に説明したように、本実施形態では、特殊な製造工程を要するディプレッション型のトランジスタを用いずに、また通常のプロセスで製造可能なトランジスタを用いてノイズを低減せさることができる。また本実施形態では、トランジスタＭ１２のゲート−ソース間電圧ＶＧＳ１２を用いて出力基準電圧ＶＲＥＦを生成するため、従来のバンドギャップ型の基準電圧回路よりも出力基準電圧ＶＲＥＦのノイズを低減することができる。
【００５７】
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、基準電圧生成回路の有する分圧回路の構成が第一の実施形態と相違する。よって以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００５８】
図３は、第二の実施形態の基準電圧回路２００Ａを説明する図である。本実施形態の基準電圧生成回路２１０Ａは、分圧回路２１１Ａを有する。分圧回路２１１Ａは、ｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ１３、Ｍ１４、ｎチャンネル型ＭＯＳトランジスタであるトランジスタＭ１５、バイポーラ型のトランジスタＱ２１から構成されている。
【００５９】
トランジスタＭ１３とトランジスタＭ１４とはカレントミラー回路を構成している。トランジスタＭ１３のソースとトランジスタＭ１４のソースは、出力端子と接続されており、出力基準電圧ＶＲＥＦが印加される。トランジスタＭ１３のゲートとトランジスタＭ１４のゲートとは接続されており、トランジスタＭ１４のドレインと接続されている。トランジスタＭ１３のドレインは、トランジスタＱ２１のエミッタと接続されている。またトランジスタＭ１３のドレインは、トランジスタＭ１１のゲートに接続されている。トランジスタＱ２１のコレクタは接地されている。トランジスタＱ２１のベースは、トランジスタＭ１１のソースとトランジスタＭ１２のドレインとの接続点と接続されている。
【００６０】
トランジスタＭ１５のドレインは、トランジスタＭ１４のドレインと接続されており、トランジスタＭ１５のソースは接地されている。トランジスタＭ１５のゲートは、トランジスタＭ４１のゲートと接続されている。
【００６１】
本実施形態では、出力基準電圧ＶＲＥＦがトランジスタＭ１３とトランジスタＭ１４のソースに印加されると、トランジスタＭ１４を流れる電流とトランジスタＭ１３を流れる電流とが発生する。本実施形態では、トランジスタＭ１３に発生する電流は、安定した出力基準電圧ＶＲＥＦを用いて発生する電流である。
【００６２】
この安定した電流は、トランジスタＱ２１のコレクタ電流として供給され、トランジスタＱ２１のベース−エミッタ間電圧により、トランジスタＭ１１がバイアスされる。
【００６３】
また本実施形態の基準電圧回路２００の起動初期には、トランジスタＭ４４に発生した電流がトランジスタＱ２１に電流を発生させる。トランジスタＱ２１に電流が発生すると、トランジスタＭ１１のゲート電圧が持ち上がり、トランジスタＭ１１のソース電流を発生させる。トランジスタＭ１１のソース電流が発生した後は第一の実施形態と同様である。
【００６４】
以上に説明したように、本実施形態では、特殊な製造工程を要するディプレッション型のトランジスタを用いずに第一の実施形態と同様の効果を奏することができる。
【００６５】
尚本実施形態は、図４に示す変形例に適用することができる。図４は、第二の実施形態の基準電圧回路２００Ａの変形例を説明する図である。
【００６６】
本実施形態の基準電圧回路２００Ａの変形例である基準電圧回路２００Ｂでは、基準電圧生成回路２１０Ｂの有する分圧回路２１１Ｂにおいて、バイポーラ型トランジスタであるトランジスタＱ２１をｐチャンネル型ＭＯＳトランジスタであるトランジスタＭ１６へ置き換えたものである。基準電圧回路２００Ｂでは、第二の実施形態と同様の効果を奏することができる。
【００６７】
（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態は、電源電圧Ｖｃｃの変動を補正するための回路を追加した点が第一の実施形態と相違する。よって以下の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００６８】
図５は、第三の実施形態の基準電圧回路２００Ｃを説明する図である。本実施形態の基準電圧回路２００Ｃでは、出力回路２３０Ａの抵抗Ｒ３４の両端の電圧に、電源電圧Ｖｃｃの変動に依存した傾斜を持たせるために、抵抗Ｒ３４と電源電圧Ｖｃｃとの間に抵抗Ｒ３５を設けた。
【００６９】
本実施形態の基準電圧回路２００Ｃは、トランジスタＭ１１の飽和電流により、トランジスタＭ１２の閾値電圧を制御することで、温度変動に対しほぼ一定の出力基準電圧ＶＲＥＦを生成することができる。しかしトランジスタＭ１１の飽和電流には、チャネル長変調効果が存在する。そのため電源電圧Ｖｃｃが変動すると、出力基準電圧ＶＲＥＦが電源電圧Ｖｃｃに影響する虞がある。本実施形態では、抵抗Ｒ３５を設け、電源電圧Ｖｃｃを抵抗Ｒ３４と抵抗Ｒ３５により分圧する。そして分圧された電圧に対応した電圧をトランジスタＱ１２のベースへ供給することで、電源電圧Ｖｃｃの変動の影響を補正する。
【００７０】
本実施形態のトランジスタＱ１１のベースに印加される電圧（点Ａの電圧）は、チャネル長変調効果の影響がある電圧である。よって点Ａの電圧は、電源電圧Ｖｃｃに比例した傾斜を有する。この結果、トランジスタＱ１２のベースに印加される電圧も、イマジナリーショートにて電源電圧Ｖｃｃと比例した傾斜となる。
【００７１】
ここで本実施形態では、抵抗Ｒ３４と電源電圧Ｖｃｃとの間に抵抗Ｒ３５を設けることで、抵抗Ｒ３４による電圧降下に電源電圧Ｖｃｃの変動に対して正の傾斜を持たせ、抵抗Ｒ３３による電圧降下に電源電圧Ｖｃｃの変動に対して負の傾斜を持たせている。よって本実施形態では、最終的な出力基準電圧ＶＲＥＦを補正することが可能となり、出力基準電圧ＶＲＥＦを電源電圧Ｖｃｃの変動に影響されない安定した電圧として出力することができる。
【００７２】
出力基準電圧ＶＲＥＦの補正に用いられる電圧は、抵抗Ｒ３５と抵抗Ｒ３４との抵抗比により調整することができ、設定が容易である。更に特殊なプロセスの追加等も不要である。また抵抗Ｒ３５と抵抗Ｒ３４との接続点は、温度特性を持たない。よって本実施形態において抵抗Ｒ３５を追加したことによる他の回路の温度特性への影響は無視することができる。よって本実施形態では、電源電圧Ｖｃｃの変動についてのみ補正することができる。
【００７３】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【産業上の利用可能性】
【００７４】
本発明は、電源電圧から基準電圧を生成して出力する基準電圧回路及びこの基準電圧回路を有する発振回路に利用可能である。
【符号の説明】
【００７５】
１００ 発振回路
１１０ 温度センサ
１２０ 発振器
１４０ バッファ
２００、２００Ａ、２００Ｂ、２００Ｃ 基準電圧回路
２１０、２１０Ａ、２１０Ｂ 基準電圧生成回路
２１１、２１１Ａ、２１１Ｂ 分圧回路
２２０ 差動増幅回路
２３０、２３０Ａ 出力回路
２４０ 起動回路
【特許請求の範囲】
【請求項１】
電源電圧から所定の基準電圧を生成して出力する基準電圧回路であって、
前記電源電圧から所定電圧を生成する基準電圧生成回路と、
前記所定電圧を増幅して前記基準電圧とする増幅回路と、を有し、
前記基準電圧生成回路は、
第一のトランジスタと、第二のトランジスタと、前記基準電圧を分圧する分圧回路と、を有し、
前記分圧回路により分圧された前記基準電圧により前記第一のトランジスタを駆動させ、前記第二のトランジスタにより前記所定電圧を生成する基準電圧回路。
【請求項２】
前記第一のトランジスタをオンさせるための起動回路を有し、
前記起動回路は、
一端が接地された第一の抵抗と前記電源電圧との間に接続された第三のトランジスタと、
前記電源電圧と前記第一のトランジスタのゲートとの間に接続された第四のトランジスタと、により構成されるカレントミラー回路を含む請求項１記載の基準電圧回路。
【請求項３】
前記増幅回路は、
前記所定電圧と、前記基準電圧とに応じた電圧との差分を出力する差動増幅回路と、
前記差動増幅回路の出力差分に応じて前記所定電圧が前記基準電圧となるように制御する出力回路と、を有する請求項１又は２記載の基準電圧回路。
【請求項４】
前記出力回路は、
前記電源電圧を分圧するための第二の抵抗と第三の抵抗とを有し、
前記第三の抵抗と前記第四の抵抗とにより分圧された前記電源電圧に応じた電圧が、前記差動増幅回路へ供給される請求項３記載の基準電圧回路。
【請求項５】
前記分圧回路は、第四の抵抗と第五の抵抗とが直列に接続されて構成される請求項１ないし４の何れか一項に記載の基準電圧回路。
【請求項６】
前記分圧回路は、
前記基準電圧が供給される第五のトランジスタと第六のトランジスタとから構成されるカレントミラー回路を有し、
前記第一のトランジスタは、前記第五のトランジスタのドレインに接続される第六のトランジスタのベース−エミッタ間電圧又は第七のトランジスタのゲート−ソース間電圧により駆動される請求項１ないし４の何れか一項に記載の基準電圧回路。
【請求項７】
電源電圧から所定の基準電圧を生成して出力する基準電圧回路を有し、振動子を振動させて所定の発振周波数を出力する発振回路であって、
前記基準電圧回路は、
前記電源電圧から所定電圧を生成する基準電圧生成回路と、
前記所定電圧を増幅して前記基準電圧とする増幅回路と、を有し、
前記基準電圧生成回路は、
第一のトランジスタと、第二のトランジスタと、前記基準電圧を分圧する分圧回路と、を有し、
前記分圧回路により分圧された前記基準電圧により前記第一のトランジスタを駆動させ、前記第二のトランジスタにより前記所定電圧を生成する発振回路。
【請求項１】
電源電圧から所定の基準電圧を生成して出力する基準電圧回路であって、
前記電源電圧から所定電圧を生成する基準電圧生成回路と、
前記所定電圧を増幅して前記基準電圧とする増幅回路と、を有し、
前記基準電圧生成回路は、
第一のトランジスタと、第二のトランジスタと、前記基準電圧を分圧する分圧回路と、を有し、
前記分圧回路により分圧された前記基準電圧により前記第一のトランジスタを駆動させ、前記第二のトランジスタにより前記所定電圧を生成する基準電圧回路。
【請求項２】
前記第一のトランジスタをオンさせるための起動回路を有し、
前記起動回路は、
一端が接地された第一の抵抗と前記電源電圧との間に接続された第三のトランジスタと、
前記電源電圧と前記第一のトランジスタのゲートとの間に接続された第四のトランジスタと、により構成されるカレントミラー回路を含む請求項１記載の基準電圧回路。
【請求項３】
前記増幅回路は、
前記所定電圧と、前記基準電圧とに応じた電圧との差分を出力する差動増幅回路と、
前記差動増幅回路の出力差分に応じて前記所定電圧が前記基準電圧となるように制御する出力回路と、を有する請求項１又は２記載の基準電圧回路。
【請求項４】
前記出力回路は、
前記電源電圧を分圧するための第二の抵抗と第三の抵抗とを有し、
前記第三の抵抗と前記第四の抵抗とにより分圧された前記電源電圧に応じた電圧が、前記差動増幅回路へ供給される請求項３記載の基準電圧回路。
【請求項５】
前記分圧回路は、第四の抵抗と第五の抵抗とが直列に接続されて構成される請求項１ないし４の何れか一項に記載の基準電圧回路。
【請求項６】
前記分圧回路は、
前記基準電圧が供給される第五のトランジスタと第六のトランジスタとから構成されるカレントミラー回路を有し、
前記第一のトランジスタは、前記第五のトランジスタのドレインに接続される第六のトランジスタのベース−エミッタ間電圧又は第七のトランジスタのゲート−ソース間電圧により駆動される請求項１ないし４の何れか一項に記載の基準電圧回路。
【請求項７】
電源電圧から所定の基準電圧を生成して出力する基準電圧回路を有し、振動子を振動させて所定の発振周波数を出力する発振回路であって、
前記基準電圧回路は、
前記電源電圧から所定電圧を生成する基準電圧生成回路と、
前記所定電圧を増幅して前記基準電圧とする増幅回路と、を有し、
前記基準電圧生成回路は、
第一のトランジスタと、第二のトランジスタと、前記基準電圧を分圧する分圧回路と、を有し、
前記分圧回路により分圧された前記基準電圧により前記第一のトランジスタを駆動させ、前記第二のトランジスタにより前記所定電圧を生成する発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２０５０７１（Ｐ２０１０−２０５０７１Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−５１１８３（Ｐ２００９−５１１８３）
【出願日】平成２１年３月４日（２００９．３．４）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月４日（２００９．３．４）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
[ Back to top ]