【課題】付加する起動回路を小面積とし、高電源電圧でも低消費電流を実現した定電流回路を提供すること。
【解決手段】ＰＮＰ型のトランジスタＱ１，Ｑ２からなる第１のカレントミラー回路と、ＮＰＮ型のトランジスタＱ３，Ｑ４、抵抗Ｒ１からなる第２のカレントミラー回路より構成された起動回路において、ＰＮＰ型のバイポーラトランジスタＱ５とＮ型のＪＦＥＴトランジスタＪ１からなる起動回路を設けた。 （もっと読む）

【課題】電源電圧が一時的に低下した場合であっても、その後電源電圧が上昇すれば基準電圧を素早く出力できるようにした電圧生成回路、および、リセット信号を素早く出力できるようにしたパワーオンリセット回路を提供する。
【解決手段】トランジスタＭＰ５およびＭＰ６が第１電源線Ｎ１およびノードＮ６間に直列接続されている。トランジスタＭＰ５が起動電流Ｉｓをセンシングし、トランジスタＭＰ６が基準電流Ｉｐをセンシングする。電源電圧ＶＤＤが低下したとしても、両トランジスタＭＰ５およびＭＰ６には閾値電圧以上となる電圧がゲートソース間に与えられる虞がなくなり、充電回路８には充電電流Ｉｏが充電されにくくなる。したがって、電源電圧ＶＤＤが再復帰して電源電圧が上昇したときには、トランジスタＭＰ４が起動電流ＩｓをノードＮ５に素早く供給でき、電流生成回路６は基準電流Ｉｐを素早く生成できる。 （もっと読む）

【課題】電源の立ち上がりが遅くても安定に動作する半導体集積回路を提供する。
【解決手段】ＰチャンネルＭＯＳトランジスタＭＰ１のソース電極Ｓを電源に接続し、そのドレイン電極ＤにデプレッショントランジスタＮＤ１のドレイン電極Ｄを接続する。さらに、デプレッショントランジスタＮＤ１のソース電極Ｓを、抵抗Ｒ１を介して電位ＶＳＳとするとともに、ＰチャンネルＭＯＳトランジスタとデプレッショントランジスタ双方のゲート電極Ｇを電位ＶＳＳとした電源起動回路部１１を設ける。そして、ＰチャンネルＭＯＳトランジスタＭＰ１のドレイン電極ＤとデプレッショントランジスタＮＤ１のドレイン電極Ｄの相互接続点を定電流回路部１２及びスタートアップ回路部１４の電源ノードとして、定電流回路部１２及びスタートアップ回路部１４に動作電源を供給する構成とする。 （もっと読む）

【課題】安定に動作する半導体集積回路を提供する。
【解決手段】ラッチ回路部１０５は、ダイオード接続されたトランジスタＭ７と、そのトランジスタＭ７からの電流が流入する静電容量素子Ｃ１との接続点であるノードＮ４の電位上昇に応じて、定電流回路部１２へ起動電流を供給するトランジスタＭ５を駆動制御する。ラッチ回路部１０５内のインバータＴ１に入力されたノードＮ４の電位が論理“Ｈ”と認識され、インバータＴ１の出力が論理“Ｌ”となって、ラッチ回路部１０５内のトランジスタＭ８が導通状態になることで、トランジスタＭ５の非導通状態が維持され、ノードＮ４の電位が電源電圧に保持される。 （もっと読む）

【課題】基準電圧生成回路に電源電圧が投入されてから安定平衡状態に達するまでの時間を短縮する回路を提供することを課題とする。
【解決手段】スタートアップ回路から基準電圧生成回路に入力される初期電圧を、基準電圧生成回路の安定平衡状態における内部電圧に近い電圧とすればよい。また、このような電圧を電源が遮断された状態でも保持しておくことができ、且つ起動時に出力することのできるスタートアップ回路とすればよい。 （もっと読む）

【課題】従来技術に比較して、回路面積を削減し、出力電流の温度特性が室温においてゼロになるように制御することができる基準電流源回路を提供する。
【解決手段】基準電流源回路１において、追加バイアス電圧生成回路１０は、出力電流Ｉ_ＲＥＦが温度変化に対して一定となるように追加バイアス電圧Ｖ_ＳＲを生成する。ドレインバイアス電圧生成回路ＤＢ１は、サブスレッショルド飽和領域で動作するｎＭＯＳトランジスタＭＮ２１及びＭＮ２２を備え、ドレインバイアス電圧を生成し、当該ドレインバイアス電圧に追加バイアス電圧Ｖ_ＳＲに加算して、加算結果の電圧をＭＯＳ抵抗ＭＲのドレインに印加する。 （もっと読む）

【課題】起動動作時における電流の増大を必要最小限に抑え、安定した起動動作が可能で、小型な低消費電力回路を提供する。
【解決手段】第１発振トランジスタＰ31、第１発振トランジスタＰ31のドレイン端子にドレイン端子を接続した第２発振トランジスタＮ31、第１容量Ｃ2、第１容量Ｃ2に一方を接続し、他方を第１発振トランジスタＰ31と第２発振トランジスタＮ31の接続ノードに接続した圧電振動子Ｑ1、一方を圧電振動子Ｑ1に接続し、他方を第１発振トランジスタＰ31のゲート端子に接続した帰還抵抗回路Ｚ3、第１発振トランジスタＰ31のゲート端子ＶP1に第１端子を接続し、接続ノードに第２端子を接続した第１振幅制限素子Ｐ32、第２発振トランジスタＮ31のゲート端子ＶN1に第２端子を接続し、接続ノードに第１端子を接続した第２振幅制限素子Ｎ32とを備える。 （もっと読む）

【課題】電源起動時に起動・零安定を繰り返して発振状態になることを防ぎ、低消費電流で動作可能な定電流回路を提供する。
【解決手段】電源起動時、ノードＡが起動状態に到達するまでの期間、ノードＢへの励起電流の供給を継続することによって、起動・零安定を繰り返すことなく、定電流回路を短時間で確実に起動させる。 （もっと読む）

【課題】 1V以下の低電源電圧動作、及び数１０nA以下の低電流動作をし、かつ温度に依存しない基準電圧を、小さな回路規模で得ることにある。
【解決手段】 閾値電圧の異なる二つのP型FET、M1、M2で第一の電流ミラー回路を形成し、それらのうち閾値電圧の絶対値の大きいM1のゲートとドレインを短絡してダイオード接続しサブスレシホールド領域で動作させ、閾値電圧の絶対値の小さいM2は飽和動作領域で動作させるようにM1の寸法W/LをM2の約10倍に選んだものと、閾値電圧の異なる二つのN型FET、M3,M4で第二の電流ミラー回路を形成し、閾値電圧の高い方をサブスレシホールド領
域で動作させ、閾値電圧の低いM４は飽和動作領域で動作させるようにM３の寸法W/LをM４の
約１０倍に選んだものとで構成し、二つの電流ミラーの出力端を接続して閉回路
を形成し、M4に発生するゲート電圧を基準電圧として使用する基準電圧発生回路を構成している。 （もっと読む）

【課題】 突入電流のピークを通常動作時用に設定された制限電流よりも低くすることで起動時に周辺回路・装置に悪影響を与える恐れの少ない定電圧回路を提供する。
【解決手段】 パワートランジスタＭｐｔに流れる電流をカレントミラー回路１３と電流検出回路１４で検出し、それが予め設定された値以上になった場合、電流の大きさに応じた電流検出信号Ｓｃｄを補正回路１６に供給する。補正回路１６において、パワートランジスタＭｐｔに供給される駆動信号Ｓｄｒｖを電流検出信号Ｓｃｄの大きさに応じて減少させる。起動時においては、レベル切換回路１５が電流検出回路１４に電流検出信号Ｓｃｄのレベルを大きくさせ、補正回路１６における駆動信号Ｓｄｒｖの減少量を通常運転字よりも大きくさせる。 （もっと読む）

【課題】一般的な製造可能であり、且つノイズを低減せさることが可能な基準電圧回路及びこの基準電圧回路を有する発振回路を提供することを目的とする
【解決手段】基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを抵抗Ｒ１１と抵抗Ｒ１２とから構成される分圧回路２１１で分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力基準電圧ＶＲＥＦを得る。 （もっと読む）

【課題】回路規模の小さい定電流回路を提供する。
【解決手段】ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタＮＤ１が定電流回路を起動する起動電流をＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。 （もっと読む）

【課題】正電源電圧ＶＤＤが急激に低下したときでも、バイアス電流Ｉoutが遮断されないようにしたバイアス電流発生回路を提供する。
【解決手段】トランジスタＭＰ１，ＭＰ２からなる第１のカレントミラー回路、トランジスタＭＮ１，ＭＮ２からなる第２のカレントミラー回路、バイアス電流Ｉoutを決める抵抗Ｒ１、スタートアップ用のキャパシタＣ１を有するバイアス電流発生回路本体１Ａと、ノードＮ３と負電源電圧ＶＳＳの端子に接続されたキャパシタＣ２と、ノードＮ３と正電源電圧ＶＤＤの端子との間に接続されたダイオード接続のトランジスタＭＰ３とから構成した。 （もっと読む）

【課題】基準電圧発生回路を有する半導体装置において、電源投入の際に速やかに基準電圧値に到達する半導体装置を提供する。
【解決手段】半導体装置１００は、基準電圧発生回路であるバンドギャップ基準回路１０１と、バンドギャップ基準回路１０１の出力端子に接続された電源電流供給回路２０１とを有する。電源電流供給回路２０１は、バンドギャップ基準回路１０１の出力端子の電圧レベルが基準電圧に到達するまでの間、出力端子の電圧レベルに対応して、電源電圧の上昇に応じ電源電流をバンドギャップ基準回路１０１の出力端子へ供給することを特徴とする。 （もっと読む）

【目的】過負荷状態が発生して出力電圧Ｖｏｕｔが低下しても素早くリカバーし、しかもその後の出力電圧のオーバーシュートを対策することのできるスイッチング電源装置を提供する。
【構成】時刻ｔ０で過負荷が発生すると、出力電圧Ｖｏおよびフィードバック信号Ｖ_ＦＢが減少する。ソフトスタート信号Ｖ_ＳＯＦＴもクランプ回路の働きによりＶ_ＦＢに追従して減少する。基準電圧Ｖｒｅｆ≧ソフトスタート信号Ｖ_ＳＯＦＴとなるｔ１〜ｔ２の期間は、ソフトスタート信号Ｖ_ＳＯＦＴとフィードバック信号Ｖ_ＦＢが比較されて誤差信号Ｅｒｒｏｒ Ｓｉｇｎａｌが生成される。従い、誤差信号を生成するための、フィードバック信号Ｖ_ＦＢとその比較相手との差分は△Ｖ以上に大きくならないから、誤差信号およびスイッチング素子のオンデューティが過大になることを防ぐことができ、これにより出力電圧回復時のオーバーシュートを抑制することができる。 （もっと読む）

【課題】バンドギャップ電源回路が立上らない現象を生じさせることがないバンドキャップ電源回路を提供する。
【解決手段】第１のダイオードの順方向電圧と第１のダイオードに直列に接続された抵抗の電圧降下との和が、第１のダイオードより接合面積小さい第２のダイオードの順方向電圧と等しくなるように第１、第２のダイオードに流れる電流を制御する差動増幅回路を有するバンドギャップ電源回路が、起動時において差動増幅回路に起動信号を出力して差動増幅回路を起動させ、差動増幅回路の立上りを検出した後、起動信号の出力を停止する起動制御回路を有する。 （もっと読む）

【課題】高電位の電源電圧が供給される場合であっても、回路面積の増大を招くことなく、安定して基準電圧を発生することができる基準電圧発生回路を実現する。
【解決手段】ノードｎ１１とＧＮＤ間の第１のトランジスタ３０１と、ノードｎ１１とＧＮＤ間の第２のトランジスタ３０２と、第６のトランジスタ３１３とＧＮＤ間の第３のトランジスタ３０３と、ノードｎ１２とノードｎ１１間の第４のトランジスタ３０４と、ＶＣＣ２とノードｎ１２間の第５のトランジスタ３０５と、抵抗３１２と第３のトランジスタ３０３間の第６のトランジスタ３１３と、を備える基準電圧発生回路である。第５のトランジスタ３０５の制御端子は第６のトランジスタ３１３及び抵抗３１２の接続点に接続されており、第６のトランジスタ３１３の制御端子は第２のノードｎ１２に接続されている。 （もっと読む）

【課題】従来の基準電圧生成回路は、出力電圧が所定の電圧値を超えてしまう期間がある問題があった。
【解決手段】本発明にかかる基準電圧生成回路は、第１の電源Ｖｄｄと第２の電源Ｖｓｓとの間に設けられ、出力端子Ｖｏに対して出力電圧を出力する電圧生成回路１０と、出力端子Ｖｏと第１の電源Ｖｄｄの間に接続され、第１の電源Ｖｄｄの電圧を出力端子Ｖｏに与える起動補助回路１２と、出力端子Ｖｏの電圧の値に応じて起動補助回路１２の動作状態と非動作状態とを切り替える制御回路１３と、を有するものである。 （もっと読む）

【課題】パワーアップ時に確実に起動するバンドギャップ基準電源回路を提供する。
【解決手段】バンドギャップ基準電源のダイオード対回路BGR_Diode_Pairと、基準電圧出力端子BG_REFに出力が接続されたオープンドレイン出力差動増幅回路AMP1と、ドレインが基準電圧出力端子BG_REFに接続された第２のPチャネルMOSトランジスタMP2と正入力端子IN（＋）が基準電圧出力端子BG_REFの所定の出力電圧よりも低い第１のバイアス電圧VR1に接続され、負入力端子IN（−）が基準電圧出力端子BG_REFに接続され、出力端子OUTBが第２のPチャネルMOS MP2のゲートに接続された第２の差動増幅回路A2とからなるオープンドレイン出力差動増幅回路AMP2とを備えている。 （もっと読む）

【課題】バンドギャップ基準電圧発生回路のスタンバイモードから動作モードへの切り替え時にスタートアップ回路の誤動作と工程のミスマッチによる素子の変化にもかかわらず、安定した回路動作を行うことで、一定のバンドギャップ基準電圧を発生させる。
【解決手段】本発明のバンドギャップ基準電圧発生回路は、基準電圧を生成するバイポーラトランジスタと、一定の電圧を出力する演算増幅器と、基準電流を供給する第１ＰＭＯＳトランジスタと、前記第１ＰＭＯＳトランジスタをターンオフさせる第２ＰＭＯＳトランジスタと、ソースが前記上限電圧に連結される第３ＰＭＯＳトランジスタと、スタンバイモードから動作モードへの切り替え時にターンオンされる第４ＰＭＯＳトランジスタと、前記第１設定値にチャージされるようにする第１ＮＭＯＳトランジスタと、前記第１設定値から第２設定値にディスチャージされるようにする第２ＮＭＯＳトランジスタとを備える。 （もっと読む）