【課題】コストの低減を図りつつ、かつ、精度よく基準電流を生成することが可能な半導体装置、光ディスク装置及び半導体装置のテスト方法を提供する。
【解決手段】半導体装置１００は、基準電流を生成する電流生成回路と、記生成された基準電流をテスタ３００へ出力する外部端子Ｔ１と、基準電流の電流値を制御するための電流制御データを、外部端子Ｔ１から出力された基準電流に応じてテスタ３００により設定される外部端子Ｔ２と、テスタ３００により設定された電流制御データにしたがって、電流生成回路により生成される基準電流が所定値となるように調整する電流制御部１４と、を備える半導体装置。 （もっと読む）

【課題】駆動用のＭＯＳトランジスタのオン抵抗が小さく、リーク電流の発生を防ぎ、しかも小型化、低消費電力化に適した昇降圧回路を提供する。
【解決手段】入力電圧ＩＮ2が入力される入力端子１０４、入力電圧ＩＮ2に基づいてＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０１、２０３、入力電圧ＩＮ2に基づいて２ＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０２、２０４、ＭＯＳトランジスタ２０１、２０２に一端が接続され、他端がＭＯＳトランジスタ２０２、２０４に接続される容量素子２０６、ソース・ドレイン端子の一方に２ＶCCが供給され、ソース・ドレイン端子の他方にＶCCが供給され、２ＶCCまたはＧＮＤがゲート端子に供給され、２ＶCCまたはＧＮＤによってオン、オフされるＭＯＳトランジスタ２０５と、によって昇圧回路を構成する。 （もっと読む）

【課題】バンドギャップ参照電源回路の応答を速くすること。
【解決手段】温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、前記絶対温度比例電流のミラー電流を生成するミラー電流生成部と、前記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧及び係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さいバンドギャップ参照電圧を生成するバンドギャップ参照電圧生成部とを有し、前記ミラー電流生成部と前記バンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され、当該出力ノードから前記バンドギャップ参照電圧を出力する複数のバンドギャップ参照電圧出力回路とを有し、前記複数のバンドギャップ参照電圧出力回路のうちの一部の回路は、前記ミラー電流生成部と前記接続ノードの間及びバンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられた１及び第２のスイッチ回路を有すること。 （もっと読む）

【課題】高温時でもエンハンスメント型Ｎチャネルトランジスタが弱反転状態で動作できる定電流回路を提供する。
【解決手段】カレントミラー回路と定電流生成ブロック回路とオフリーク回路を備えた定電流回路において、オフリーク回路は、ゲートとソースが接地端子に接続され、ドレインが定電流回路の出力に接続される第一のエンハンスメント型Ｎチャネルトランジスタで構成される。これにより、定電流を生成するエンハンスメント型Ｎチャネルトランジスタのゲート−ソース間電圧の上昇を抑えることで、弱反転状態での動作を保つ。 （もっと読む）

【課題】比較回路の基準値を調整するのに、抵抗成分の異なるＭＯＳのトランジスタを利用することにより、低コストの製造を可能とし、しかも、こうした基準値設定回路やこれを含む制御回路等のワンチップ化を可能にする。
【解決手段】 入力信号の電圧を基準値と比較する比較回路において、所定電圧間に、抵抗成分の合計値が共通する複数のＭＯＳトランジスタを直列接続した組を複数組並列に接続する。ＭＯＳトランジスタの各組において、各ＭＯＳトランジスタの抵抗成分の比率を変更することにより、各ＭＯＳトランジスタの組毎に異なる基準電圧を比較回路に出力する基準値設定回路を設けた。 （もっと読む）

【課題】温度特性の校正に必要なパラメータの可変範囲を小さくすることが可能な基準信号発生回路を提供する。
【解決手段】第１の基準電圧を発生する第１の非線形素子１と、第２の基準電圧を発生する第２の非線形素子２と、出力電圧Ｖｏに基づいて第１の非線形素子１および第２の非線形素子２に流れる電流を制御する電流制御回路３と、電流制御回路３の出力電圧Ｖｏの温度特性を別個に調整する温度特性調整素子６−１、６−２とを備える。 （もっと読む）

【課題】電源の立ち上がりが遅くても安定に動作する半導体集積回路を提供する。
【解決手段】ＰチャンネルＭＯＳトランジスタＭＰ１のソース電極Ｓを電源に接続し、そのドレイン電極ＤにデプレッショントランジスタＮＤ１のドレイン電極Ｄを接続する。さらに、デプレッショントランジスタＮＤ１のソース電極Ｓを、抵抗Ｒ１を介して電位ＶＳＳとするとともに、ＰチャンネルＭＯＳトランジスタとデプレッショントランジスタ双方のゲート電極Ｇを電位ＶＳＳとした電源起動回路部１１を設ける。そして、ＰチャンネルＭＯＳトランジスタＭＰ１のドレイン電極ＤとデプレッショントランジスタＮＤ１のドレイン電極Ｄの相互接続点を定電流回路部１２及びスタートアップ回路部１４の電源ノードとして、定電流回路部１２及びスタートアップ回路部１４に動作電源を供給する構成とする。 （もっと読む）

【課題】電源瞬停時に出力ノードの電圧が低電位電源端子の電圧よりも大きく低下することを防止する。
【解決手段】基準電流発生回路１０と、該基準電流発生回路１０で発生した基準電流を基準電圧に変換して出力ノードＮ１から出力する電流電圧変換回路２０とを備えた定電圧出力回路において、出力ノードＮ１と低電位電源端子２との間に、アノードが低電位電源端子１に接続されカソードが出力ノードＮ１に接続されるダイオードＤ１を接続する。 （もっと読む）

【課題】電源回路が発熱により破壊されることを抑制する、電源回路の発熱による破壊を抑制する保護回路を提供する、占有面積の小さい保護回路及び電源回路を得る、作製コストの低い保護回路及び電源回路を得る。
【解決手段】電圧変換回路と、分圧回路及び保護回路を有する制御回路とを有し、保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、第１の酸化物半導体トランジスタは、電圧変換回路又は制御回路の発熱する素子に隣接して配置される電源回路に関する。 （もっと読む）

【課題】ロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路の提供。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタと、前記ゲートに与えられる電圧をソースフォロワ出力するトランジスタの最大電流を制限する電流制限回路と、を備え、ロジック回路への最大電流、及び消費電流を抑えることが可能な構成とした。 （もっと読む）

【課題】ロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路の提供。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタを有し、内部電源電圧の値が、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の絶対値の和に基づいて与えられ、前記Ｎ型トランジスタは、前記ロジック回路内部のＮ型トランジスタと同一の製造プロセスで形成され、前記Ｐ型トランジスタは、前記ロジック回路内部のＰ型トランジスタと同一の製造プロセスで形成される、内部電源電圧生成回路、とした。 （もっと読む）

【課題】安定起動と低消費電力とを両立させた定電圧回路を提供すること。
【解決手段】バイポーラトランジスタのバンドギャップ電圧を利用して基準電圧を生成する第１の基準電圧発生部（２）と、電界効果トランジスタを用いて基準電圧を生成する第２の基準電圧発生部（３）と、第１の基準電圧発生部（２）の出力電圧、または第２の基準電圧発生部（３）の出力電圧のいずれかを参照して定電圧を生成する定電圧生成部（４）と、第１の基準電圧発生部（２）、第２の基準電圧発生部（３）、および定電圧生成部（４）を制御する制御部（５）と、を備え、起動初期期間において第１の基準電圧発生部（２）と第２の基準電圧発生部（３）とを動作させ、その後の動作期間において第１の基準電圧発生部（２）を停止させることを特徴とする。 （もっと読む）

【課題】従来技術の低ドロップアウト電圧調整器が所望の調整電圧を正確に維持する能力は、減少してしまう。
【解決手段】電圧調整回路の装置および関連される動作方法が提供された。例示的電圧調整回路は電圧調整構成を含み、該電圧調整構成は、入力電圧基準に基づく調整された出力電圧と、電圧調整構成の位相マージンとを増加するように構成され、電圧調整構成に接続された位相補償構成、位相補償構成に接続された検出回路を備えられる。検出回路は、閾値を満たさない出力電流を検出することに応答して、位相補償構成を無効化するように構成される。 （もっと読む）

【課題】リーク電流の増大を抑制等しつつ、コア面積が小さいスタートアップ回路を提供すること。
【解決手段】本発明にかかるスタートアップ回路は、基準電圧Ｖｏｕｔを発生する基準電圧発生部２０に対して電源電圧供給開始時にスタートアップ電流Ｉｓｒｔｕｐを供給し、基準電圧Ｖｏｕｔを安定化させるスタートアップ回路１０であって、基準電圧Ｖｏｕｔを検出し、検出結果に応じた制御電圧Ｖｓｔを出力するモニタ回路１３と、電源電圧ＶＤＤに応じた電圧レベルの中間電圧Ｖｎを生成し出力するレベルシフタ１１と、中間電圧Ｖｎに応じたスタートアップ電流Ｉｓｒｔｕｐを、基準電圧発生部２０に対して供給するか否かを制御電圧Ｖｓｔに基づいて制御するスイッチ回路１２と、を備える。 （もっと読む）

【課題】 安定した基準電位を供給し得る基準電位生成装置を提案する。
【解決手段】 基準電位生成装置１は、基準とすべき位置の周りに回転対称に配されるｍ個（ｍは４以上の偶数）の電極２１Ａ〜２１Ｄと、基準とすべき位置を含む近傍範囲での強度が所定値未満となる電荷を、ｍ個の電極２１Ａ〜２１Ｄに印加する印加手段と、当該範囲に配される複数の導体３１Ａ、３１Ｂと、複数の導体３１Ａ、３１Ｂから得られる信号の差分を増幅する増幅手段３３とを備える。 （もっと読む）

【課題】回路面積が小さな電流源回路を提供する。
【解決手段】この電流源回路では、直流電圧Ｖ１に応じた値の参照電流Ｉ１を生成し、その電流Ｉ１のうちの電流ＩｒをダイオードＤ１に流し、残りの電流Ｉ１−ＩｒをダイオードＤ２に流し、ダイオードＤ１，Ｄ２のアノードの電圧ＶＲ１，ＶＲ２を差動増幅回路のトランジスタＱ１，Ｑ２のベースに与える。また、直流電圧Ｖ２に応じた値の参照電流Ｉ２を生成し、その電流Ｉ２を差動増幅回路の駆動電流とする。トランジスタＱ１のコレクタに流れる定電流Ｉｏ＝Ｉｒ・（Ｖ２／Ｖ１）が電流源回路の出力電流Ｉｏとなる。したがって、外付け用の端子および外部抵抗器が不要となる。 （もっと読む）

【課題】スタートアップ回路を必要とせず、入力安定度の良い定電流回路及び基準電圧回路を提供する。
【解決手段】定電流回路は、定電流生成ブロック回路１１２と、差動増幅回路１１１と、デプレッション型ＮＭＯＳトランジスタ１３及び１４で構成され、差動増幅回路１１１は、出力端子をデプレッション型ＮＭＯＳトランジスタ１３及び１４のゲート端子に接続され、反転入力端子をデプレッション型ＮＭＯＳトランジスタ１３のソース端子と定電流生成ブロック回路１１２に接続され、非反転入力端子をデプレッション型ＮＭＯＳトランジスタ１４のソース端子と定電流生成ブロック回路１１２に接続される。定電流源ブロック回路１１２は、ゲート端子同士を接続したエンハンスメント型ＮＭＯＳトランジスタ１１及び１２と、抵抗１５を備えている。デプレッション型ＮＭＯＳトランジスタ１４のソース端子が定電流回路の定電流出力端子１０２に接続される。 （もっと読む）

【課題】大きな抵抗を使わずに消費電力の少ない基準電圧を発生する。
【解決手段】ＰチャネルトランジスタＭ３のドレイン電流をＩ1とし、ＰチャネルトランジスタＭ４のドレイン電流をＩ２とすると、接合Ｄ１に生ずる電圧ＶＤ１と接合Ｄ２に生ずる電圧ＶＤ２の関係はＶＤ１−ＶＤ２＝（ｋ×Ｔ÷ｑ）×ｌｎ（１０×Ｉ１÷Ｉ２）となり、絶対温度Ｔに比例する電圧が得られる。Ｎチャネルトランジスタ差動対Ｍ６及びＭ７と、Ｐチャネルトランジスタの能動負荷Ｍ１及びＭ２なる差動アンプで、負帰還をかけることにより、ＰチャネルトランジスタＭ１０のゲート・バックゲート間電圧がＶＤ１−ＶＤ２と等しくなる。ＰチャネルトランジスタＭ４とＭ５の電流を等しく設定すると、ＰチャネルトランジスタＭ１１〜Ｍ２０のそれぞれのゲート・バックゲート間の電圧はＰチャネルトランジスタＭ１０と等しくなり、Ｖｏｕｔは温度係数がほぼゼロの基準電圧となる。 （もっと読む）

【課題】特にナノアンペアオーダーの電流を生じる電流発生器、およびそのような発生器を用いる電圧調整器を提供する。
【解決手段】電圧調整器は、電流ミラーとして接続されていて、電源Ｖｄｄに接続可能な３個のトランジスタＰ１、Ｐ２、Ｐ３の第１組４１と、電流ミラーとして接続された２個のトランジスタＮ１、Ｎ２の第２組であって、各トランジスタが第１組のトランジスタに直列に接続されているトランジスタの第２組とを含み、第２組の第１トランジスタＮ１が、第１組の最後のトランジスタＰ３に直列に接続されたトランジスタＮ４に電流ミラーとして接続されたトランジスタＮ３Ｒに直列に接続されている。トランジスタＮ３Ｒは自身の線形領域で動作し、発生される電流の値は当該トランジスタの等価抵抗に依存し、２個のトランジスタが超長チャネルを有することにより比率Ｌ／Ｗが極めて大きい。 （もっと読む）

【課題】従来技術に比較して、回路面積を削減し、出力電流の温度特性が室温においてゼロになるように制御することができる基準電流源回路を提供する。
【解決手段】基準電流源回路１において、追加バイアス電圧生成回路１０は、出力電流Ｉ_ＲＥＦが温度変化に対して一定となるように追加バイアス電圧Ｖ_ＳＲを生成する。ドレインバイアス電圧生成回路ＤＢ１は、サブスレッショルド飽和領域で動作するｎＭＯＳトランジスタＭＮ２１及びＭＮ２２を備え、ドレインバイアス電圧を生成し、当該ドレインバイアス電圧に追加バイアス電圧Ｖ_ＳＲに加算して、加算結果の電圧をＭＯＳ抵抗ＭＲのドレインに印加する。 （もっと読む）