内部電源電圧生成回路
【課題】ロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路の提供。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタと、前記ゲートに与えられる電圧をソースフォロワ出力するトランジスタの最大電流を制限する電流制限回路と、を備え、ロジック回路への最大電流、及び消費電流を抑えることが可能な構成とした。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタと、前記ゲートに与えられる電圧をソースフォロワ出力するトランジスタの最大電流を制限する電流制限回路と、を備え、ロジック回路への最大電流、及び消費電流を抑えることが可能な構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電源端子の内部電源電圧を生成し、内部電源電圧をロジック回路に供給する内部電源電圧生成回路に関する。
【背景技術】
【０００２】
従来の内部電源電圧生成回路について説明する。図７は、従来の内部電源電圧生成回路を示す回路図である。
【０００３】
飽和接続されるトランジスタ８０１は、ゲートに与えられた電圧ＶＤＤを、ソースフォロワの構成により、内部電源電圧ＤＶＤＤに降圧し、出力する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路８０２は動作する。
【０００４】
ロジック回路８０２としては、ハイレベルまたはロウレベルの信号を出力する回路であって、例えば、発振回路や、入力されたパルス数をカウントするカウンタなどが挙げられる。
【０００５】
ロジック回路８０２の動作時、内部電源電圧ＤＶＤＤは、凡そ一定値として保たれている為、ロジック回路８０２は、安定して動作することが出来る。
【０００６】
ロジック回路８０２の動作時、消費電流は貫通電流に依るところが大きく、その動作電圧の大きさに依存する。ロジック回路８０２用の電源電圧が、電源電圧ＶＤＤから内部電源電圧ＤＶＤＤに低くなる分、ロジック回路８０２の動作時、貫通電流は少なくなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０８−０１８３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、従来の技術では、トランジスタ８０１の閾値が製造ばらつきを持つ為、トランジスタ８０１のゲート電圧を一定値として与えたとしても、内部電源電圧ＤＶＤＤの電圧がばらついてしまう。この為、内部電源電圧ＤＶＤＤを一定に保つことが難しい、という課題がある。例えば、内部電源電圧ＤＶＤＤが高めにばらついてしまうと、ロジック回路８０２の動作時、貫通電流が過大となってしまい、消費電流が大きくなってしまう。つまり、内部電源電圧ＤＶＤＤが供給されるロジック回路８０２の動作時の貫通電流は、トランジスタ８０１の閾値に依存するので、消費電流が大きくなってしまう。
【課題を解決するための手段】
【０００９】
本発明は、上記の様な問題点を解決するために考案されたものであり、内部電源電圧を供給されるロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならない内部電源電圧生成回路を実現するものである。
【００１０】
本発明の内部電源電圧生成回路は、電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するＭＯＳトランジスタと、前記ＭＯＳトランジスタの最大電流を制限する電流制限回路と、を有することを特徴とする内部電源電圧生成回路、とした。
【発明の効果】
【００１１】
本発明によれば、内部電源電圧を供給されるロジック回路の動作時に貫通電流が製造ばらつきの影響により過大とならず、且つ消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００１２】
また、内部電源電圧は、ロジック回路の動作時に過度に電圧変動することが無い為、ロジック回路は安定して動作することが出来る。
【図面の簡単な説明】
【００１３】
【図１】本発明の内部電源電圧生成回路を示すブロック図である。
【図２】図１の電流制限回路の一例を示す回路図である。
【図３】図１の電流制限回路の他の例を示す回路図である。
【図４】図１の電流制限回路の他の例を示す回路図である。
【図５】本発明の内部電源電圧生成回路の他の例を示すブロック図である。
【図６】本発明の内部電源電圧生成回路の他の例を示すブロック図である。
【図７】従来の内部電源電圧生成回路の構成図である。
【発明を実施するための形態】
【００１４】
図１は、本実施形態の内部電源電圧生成回路を示すブロック図である。図１と図７の相違は、トランジスタ８０１のゲート電圧を与える電圧源１０１、トランジスタ８０１のハイサイドに、電流制限回路１０２が設けられているところにある。
【００１５】
電流制限回路１０２は、トランジスタ８０１が、駆動する電流の最大値を制限する機能を備えている。電流制限回路１０２は、例えば、図２に示す様なカレントミラー回路に依るものや、また例えば、図３に示すようなデプレッション型のトランジスタに依るものや、また例えば、図４に示す様な抵抗に依るもので、構成される。
【００１６】
以下に、本実施形態の内部電圧生成回路の動作について説明する。
ロジック回路８０２は、動作時に貫通電流が生じる。トランジスタ８０１は、ゲートに電圧源１０１が適切な電圧を与えることにより、内部電源電圧ＤＶＤＤが過大な電圧にならないように制御している。電圧源１０１は、例えば飽和接続したトランジスタに電流を流し込むことにより電圧を発生する定電圧回路を、電流を絞ることを前提として用いれば、内部電圧生成回路の消費電流を抑えることが出来る。
【００１７】
前述した通り、ロッジク回路８０２の動作時に生じる貫通電流の値は、その動作電圧の大きさに依存する。仮に、トランジスタ８０１の閾値電圧が小さめにばらついてしまった場合、内部電源電圧ＤＶＤＤは大きくなってしまうことになる。ロジック回路８０２は、その動作電圧を内部電源電圧ＤＶＤＤとしている為、大きな貫通電流をトランジスタ８０１の駆動電流として要求する。
【００１８】
しかし、電流制限回路１０２が設けられている為、トランジスタ８０１は要求通りの貫通電流を駆動することが出来ない。この結果として、内部電源電圧ＤＶＤＤが小さくなる。このことにより、ロジック回路８０２の動作電圧が低下する為、貫通電流値が小さくなり、電流制限回路１０２が制限する電流値と等しくなるところまで、内部電源電圧ＤＶＤＤは小さくなる。
【００１９】
以上の動作により、ロジック回路８０２に過大な貫通電流が流れる状態を回避することが可能となる。
【００２０】
また、以上の動作において、電圧源１０１の電圧を、適切な値でトランジスタ８０１のゲートに与えることにより、過大な内部電源電圧ＤＶＤＤとならないように制御している為、ロジック回路８０２の動作時に内部電源電圧ＤＶＤＤは、過度に電圧変動することが避けられ、ロジック回路８０２は安定して動作することが出来る。
【００２１】
本実施形態の内部電源電圧生成回路は、以上の構成にすることにより、内部電源電圧を供給されるロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。また、ロジック回路の動作時、内部電源電圧は、過度に電圧変動することが無い為、ロジック回路は、安定して動作することが出来る。
【００２２】
本実施形態の内部電圧生成回路では、トランジスタ８０１に常時電流を流す為の電流源を設けずに説明したが、これを設けてもよい。但し、ロジック回路８０２のリーク電流が、前記常時電流を代替できれば、敢えて、トランジスタ８０１に常時電流を流す為の電流源を設ける必要は無い。
【００２３】
本実施形態の内部電圧生成回路は、電流制限回路１０２がトランジスタ８０１にとってハイサイドに備えられている、として説明したが、図５に示すようにロウサイドに備えられても同様の効果が得られる。
【００２４】
以下に、電流制限回路１０２が図３のようにデプレッション型トランジスタで構成した例について動作を説明する。内部電源電圧ＤＶＤＤが大きくなると、デプレッション型トランジスタはバックゲート電圧降下により閾値電圧が高まり、制限電流がより小さくなる。この為、貫通電流がより大きな条件、すなわち内部電源電圧ＤＶＤＤがより大きな条件において、より効果的に電流を制限することが出来るといったメリットが得られる。
【００２５】
また、本実施形態の内部電圧生成回路は、トランジスタ８０１はＮ型を用いた構成として説明したが、Ｐ型で構成としても同様な効果が得られる。トランジスタ８０１にＰ型を用いた場合のブロック図を図６に示す。
【００２６】
なお、トランジスタ８０１はＭＯＳトランジスタであるとして説明したが、バイポーラトランジスタなど、その他のトランジスタであっても、同様の効果が得られることは明らかである。即ち、トランジスタ８０１は、入力端子（ゲートやベースなど）に入力された電圧に追従するように、内部電源電圧ＤＶＤＤとして出力するものであればよい。例えば、ＭＯＳトランジスタであれば、ゲート電流は基本的に流れない為、低消費のメリットがある。また例えば、バイポーラトランジスタであれば、ＭＯＳトランジスタと比べて高速動作が可能である為、高速化のメリットが得られる。
【００２７】
また、本実施形態の内部電圧生成回路は、電流制限回路１０２を図２〜４に示すような回路として説明したが、同様の機能を有する回路であれば、同様な効果が得られる。
【符号の説明】
【００２８】
１０１ 電圧源
１０２ 電流制限回路
２０１ 電流源
２０２、２０３、８０１ トランジスタ
３０１ デプレッション型トランジスタ
８０２ ロジック回路
【技術分野】
【０００１】
本発明は、内部電源端子の内部電源電圧を生成し、内部電源電圧をロジック回路に供給する内部電源電圧生成回路に関する。
【背景技術】
【０００２】
従来の内部電源電圧生成回路について説明する。図７は、従来の内部電源電圧生成回路を示す回路図である。
【０００３】
飽和接続されるトランジスタ８０１は、ゲートに与えられた電圧ＶＤＤを、ソースフォロワの構成により、内部電源電圧ＤＶＤＤに降圧し、出力する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路８０２は動作する。
【０００４】
ロジック回路８０２としては、ハイレベルまたはロウレベルの信号を出力する回路であって、例えば、発振回路や、入力されたパルス数をカウントするカウンタなどが挙げられる。
【０００５】
ロジック回路８０２の動作時、内部電源電圧ＤＶＤＤは、凡そ一定値として保たれている為、ロジック回路８０２は、安定して動作することが出来る。
【０００６】
ロジック回路８０２の動作時、消費電流は貫通電流に依るところが大きく、その動作電圧の大きさに依存する。ロジック回路８０２用の電源電圧が、電源電圧ＶＤＤから内部電源電圧ＤＶＤＤに低くなる分、ロジック回路８０２の動作時、貫通電流は少なくなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０８−０１８３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、従来の技術では、トランジスタ８０１の閾値が製造ばらつきを持つ為、トランジスタ８０１のゲート電圧を一定値として与えたとしても、内部電源電圧ＤＶＤＤの電圧がばらついてしまう。この為、内部電源電圧ＤＶＤＤを一定に保つことが難しい、という課題がある。例えば、内部電源電圧ＤＶＤＤが高めにばらついてしまうと、ロジック回路８０２の動作時、貫通電流が過大となってしまい、消費電流が大きくなってしまう。つまり、内部電源電圧ＤＶＤＤが供給されるロジック回路８０２の動作時の貫通電流は、トランジスタ８０１の閾値に依存するので、消費電流が大きくなってしまう。
【課題を解決するための手段】
【０００９】
本発明は、上記の様な問題点を解決するために考案されたものであり、内部電源電圧を供給されるロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならない内部電源電圧生成回路を実現するものである。
【００１０】
本発明の内部電源電圧生成回路は、電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するＭＯＳトランジスタと、前記ＭＯＳトランジスタの最大電流を制限する電流制限回路と、を有することを特徴とする内部電源電圧生成回路、とした。
【発明の効果】
【００１１】
本発明によれば、内部電源電圧を供給されるロジック回路の動作時に貫通電流が製造ばらつきの影響により過大とならず、且つ消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００１２】
また、内部電源電圧は、ロジック回路の動作時に過度に電圧変動することが無い為、ロジック回路は安定して動作することが出来る。
【図面の簡単な説明】
【００１３】
【図１】本発明の内部電源電圧生成回路を示すブロック図である。
【図２】図１の電流制限回路の一例を示す回路図である。
【図３】図１の電流制限回路の他の例を示す回路図である。
【図４】図１の電流制限回路の他の例を示す回路図である。
【図５】本発明の内部電源電圧生成回路の他の例を示すブロック図である。
【図６】本発明の内部電源電圧生成回路の他の例を示すブロック図である。
【図７】従来の内部電源電圧生成回路の構成図である。
【発明を実施するための形態】
【００１４】
図１は、本実施形態の内部電源電圧生成回路を示すブロック図である。図１と図７の相違は、トランジスタ８０１のゲート電圧を与える電圧源１０１、トランジスタ８０１のハイサイドに、電流制限回路１０２が設けられているところにある。
【００１５】
電流制限回路１０２は、トランジスタ８０１が、駆動する電流の最大値を制限する機能を備えている。電流制限回路１０２は、例えば、図２に示す様なカレントミラー回路に依るものや、また例えば、図３に示すようなデプレッション型のトランジスタに依るものや、また例えば、図４に示す様な抵抗に依るもので、構成される。
【００１６】
以下に、本実施形態の内部電圧生成回路の動作について説明する。
ロジック回路８０２は、動作時に貫通電流が生じる。トランジスタ８０１は、ゲートに電圧源１０１が適切な電圧を与えることにより、内部電源電圧ＤＶＤＤが過大な電圧にならないように制御している。電圧源１０１は、例えば飽和接続したトランジスタに電流を流し込むことにより電圧を発生する定電圧回路を、電流を絞ることを前提として用いれば、内部電圧生成回路の消費電流を抑えることが出来る。
【００１７】
前述した通り、ロッジク回路８０２の動作時に生じる貫通電流の値は、その動作電圧の大きさに依存する。仮に、トランジスタ８０１の閾値電圧が小さめにばらついてしまった場合、内部電源電圧ＤＶＤＤは大きくなってしまうことになる。ロジック回路８０２は、その動作電圧を内部電源電圧ＤＶＤＤとしている為、大きな貫通電流をトランジスタ８０１の駆動電流として要求する。
【００１８】
しかし、電流制限回路１０２が設けられている為、トランジスタ８０１は要求通りの貫通電流を駆動することが出来ない。この結果として、内部電源電圧ＤＶＤＤが小さくなる。このことにより、ロジック回路８０２の動作電圧が低下する為、貫通電流値が小さくなり、電流制限回路１０２が制限する電流値と等しくなるところまで、内部電源電圧ＤＶＤＤは小さくなる。
【００１９】
以上の動作により、ロジック回路８０２に過大な貫通電流が流れる状態を回避することが可能となる。
【００２０】
また、以上の動作において、電圧源１０１の電圧を、適切な値でトランジスタ８０１のゲートに与えることにより、過大な内部電源電圧ＤＶＤＤとならないように制御している為、ロジック回路８０２の動作時に内部電源電圧ＤＶＤＤは、過度に電圧変動することが避けられ、ロジック回路８０２は安定して動作することが出来る。
【００２１】
本実施形態の内部電源電圧生成回路は、以上の構成にすることにより、内部電源電圧を供給されるロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。また、ロジック回路の動作時、内部電源電圧は、過度に電圧変動することが無い為、ロジック回路は、安定して動作することが出来る。
【００２２】
本実施形態の内部電圧生成回路では、トランジスタ８０１に常時電流を流す為の電流源を設けずに説明したが、これを設けてもよい。但し、ロジック回路８０２のリーク電流が、前記常時電流を代替できれば、敢えて、トランジスタ８０１に常時電流を流す為の電流源を設ける必要は無い。
【００２３】
本実施形態の内部電圧生成回路は、電流制限回路１０２がトランジスタ８０１にとってハイサイドに備えられている、として説明したが、図５に示すようにロウサイドに備えられても同様の効果が得られる。
【００２４】
以下に、電流制限回路１０２が図３のようにデプレッション型トランジスタで構成した例について動作を説明する。内部電源電圧ＤＶＤＤが大きくなると、デプレッション型トランジスタはバックゲート電圧降下により閾値電圧が高まり、制限電流がより小さくなる。この為、貫通電流がより大きな条件、すなわち内部電源電圧ＤＶＤＤがより大きな条件において、より効果的に電流を制限することが出来るといったメリットが得られる。
【００２５】
また、本実施形態の内部電圧生成回路は、トランジスタ８０１はＮ型を用いた構成として説明したが、Ｐ型で構成としても同様な効果が得られる。トランジスタ８０１にＰ型を用いた場合のブロック図を図６に示す。
【００２６】
なお、トランジスタ８０１はＭＯＳトランジスタであるとして説明したが、バイポーラトランジスタなど、その他のトランジスタであっても、同様の効果が得られることは明らかである。即ち、トランジスタ８０１は、入力端子（ゲートやベースなど）に入力された電圧に追従するように、内部電源電圧ＤＶＤＤとして出力するものであればよい。例えば、ＭＯＳトランジスタであれば、ゲート電流は基本的に流れない為、低消費のメリットがある。また例えば、バイポーラトランジスタであれば、ＭＯＳトランジスタと比べて高速動作が可能である為、高速化のメリットが得られる。
【００２７】
また、本実施形態の内部電圧生成回路は、電流制限回路１０２を図２〜４に示すような回路として説明したが、同様の機能を有する回路であれば、同様な効果が得られる。
【符号の説明】
【００２８】
１０１ 電圧源
１０２ 電流制限回路
２０１ 電流源
２０２、２０３、８０１ トランジスタ
３０１ デプレッション型トランジスタ
８０２ ロジック回路
【特許請求の範囲】
【請求項１】
電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、
入力端子に与えられる電圧に追従する電圧を出力する出力トランジスタと、
前記出力トランジスタの最大電流を制限する電流制限回路と、
を有することを特徴とする内部電源電圧生成回路。
【請求項２】
前記出力トランジスタが、ＭＯＳトランジスタであることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項３】
前記出力トランジスタが、バイポーラトランジスタであることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項４】
前記電流制限回路は、トランジスタを備えることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項５】
前記電流制限回路は、前記トランジスタを含むカレントミラー回路であることを特徴とする、請求項４に記載の内部電源電圧生成回路。
【請求項６】
前記電流制限回路の前記トランジスタは、デプレッション型ＭＯＳトランジスタである、ことを特徴とする、請求項４に記載の内部電源電圧生成回路。
【請求項７】
前記電流制限回路は、抵抗を備えることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項８】
前記電流制限回路が、前記ＭＯＳトランジスタのハイサイド側に設けられていることを特徴とする、請求項１から７のいずれかに記載の内部電源電圧生成回路。
【請求項９】
前記電流制限回路が、前記ＭＯＳトランジスタのロウサイド側に設けられていることを特徴とする、請求項１から７のいずれかに記載の内部電源電圧生成回路。
【請求項１】
電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、
入力端子に与えられる電圧に追従する電圧を出力する出力トランジスタと、
前記出力トランジスタの最大電流を制限する電流制限回路と、
を有することを特徴とする内部電源電圧生成回路。
【請求項２】
前記出力トランジスタが、ＭＯＳトランジスタであることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項３】
前記出力トランジスタが、バイポーラトランジスタであることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項４】
前記電流制限回路は、トランジスタを備えることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項５】
前記電流制限回路は、前記トランジスタを含むカレントミラー回路であることを特徴とする、請求項４に記載の内部電源電圧生成回路。
【請求項６】
前記電流制限回路の前記トランジスタは、デプレッション型ＭＯＳトランジスタである、ことを特徴とする、請求項４に記載の内部電源電圧生成回路。
【請求項７】
前記電流制限回路は、抵抗を備えることを特徴とする、請求項１に記載の内部電源電圧生成回路。
【請求項８】
前記電流制限回路が、前記ＭＯＳトランジスタのハイサイド側に設けられていることを特徴とする、請求項１から７のいずれかに記載の内部電源電圧生成回路。
【請求項９】
前記電流制限回路が、前記ＭＯＳトランジスタのロウサイド側に設けられていることを特徴とする、請求項１から７のいずれかに記載の内部電源電圧生成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１７００２０（Ｐ２０１２−１７００２０Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−３１２９５（Ｐ２０１１−３１２９５）
【出願日】平成２３年２月１６日（２０１１．２．１６）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１６日（２０１１．２．１６）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]